实验三 中规模集成计数器应用.ppt

实验三中规模集成数器的应用和数字钟设计 P187 1、桌号请写在实验地点后 例如，地点：东3－308 A1 2、日期：2010.X.X 星期X X午 74LS161管脚 74LS161计数器时序图 74LS161计数器功能表 计数 清零：清零端加负向脉冲或接地。未用时接电源！ 译码器、数码管 译码显示电路 60进制可能遇到的问题 有些同学在10进制和6进制都正确且接线经检查无误后，仍然出现60进制计数错误的情况。其原因可能是： 实验箱的因素（5V电源稳压性能、时钟边沿特性不佳、芯片矩离太远等） 接线布局等因素引入干扰（接线太长、层叠太多、引脚悬空等） 60进制遇到问题的解决方法 与门电路产生的竞争冒险 在十位计数器的1脚(清零端)接滤波电容 注意事项 在调试时，应分阶段连接调试，一步一步地进行。例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。两者都正常后，再将60进制计数器连接起来。采用这种步步为营的接线和调试方法（称为自下而上），能较容易地发现问题并排除故障。 实验报告 验收 4 实验注意事项 实验箱1秒脉冲驱动能力不足，注意缓冲 手动CP脉冲不可用数据开关输入，而要用逻辑开关 FF不用的输入端一般不可悬空，要接固定电平，尤其清零端必须的 计数器输出直接连实验箱的七段数码管译码显示 掌握分级调试方法 在十位计数器的1脚（清零端）接滤波电容； 改善接线布局以减少干扰（换短的电线、层叠在3层以下、置数L接高电平、芯片电源处接滤波电容，或重新接一次）； 由于异步电路存在“毛刺”，容易产生误动作，因此，解决这一问题的根本方法是采用同步时序电路来设计60进制计数器。 0.1μF * C J Q F C X * F C X * * * C J Q F C X * F C X * * 浙江大学电工电子教学中心 傅晓程 （一）中规模集成数器的应用 1 实验目的 应用单片集成计数器设计N进制计数器 掌握集成计数器的调试方法 熟悉中规模集成计数器 2 实验预习内容 熟悉中规模集成器74LS161逻辑功能 用清零法设计10进制加法计数器 查阅74LS00和74LS161的引脚排列图 用置数法设计余3码的6进制加法计数器 3 实验调试内容 检查并测试计数器 74LS161的逻辑功能 连接10进制加法计数并测试逻辑功能(手动和波形观察) 连接6进制加法计数并测试逻辑功能(手动和波形观察) 3 参考设计 74LS161功能测试 74LS161 3 参考设计(续1) 清零法设计10进制加法计数器(异步) “1” CP “1” “1” 74LS161 3 参考设计(续2) 置数(同步)法设计余3码的6进制加法计数器 “1” CP “1” 74LS161 “1” (0011~1000) 3 参考设计(续3) 74LS161管脚 L P191 图8.14 3 参考设计(续3) 特点：异步清零、同步置数、四位二进制（16进制）加法计数器 输入计数脉冲顺序 计数器输出 对应十进制数 输入计数脉冲顺序 计数器输出 对应十进制数 QD QC QB QA QD QC QB QA 0 0 0 0 0 0 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 2 0 0 1 0 2 10 1 0 1 0 10 3 0 0 1 1 3 11 1 0 1 1 11 4 0 1 0 0 4 12 1 1 0 0 12 5 0 1 0 1 5 13 1 1 0 1 13 6 0 1 1 0 6 14 1 1 1 0 14 7 0 1 1 1 7 15 1 1 1 1 15 译码器74LS247 LT RBI BI/RBO 公共 阳极 a b c d e f g h 公共 阳极 共阳极数码管 P187 图8.13 P187 图8.11 P187 图8.12 二极管应连电阻以防电流过大烧坏。 实验箱上已将译码器和数码管连接好。 实验箱上数码管为共阴极，但原理是相同的。 4 实验注意事项 实验箱1秒脉冲驱动能力不足，注意缓冲 手动CP脉冲不可用数据开关输入，而要用逻辑开关 IC不用的输入端一般不可悬空，要接固定电平，尤其清零端必须的 设计时注意清零和置数,同步或异步 （二） 数字钟设计 1 实验目的 掌握应用中规模集成计数器设计大容量计数器的方法 掌握多级时序电路的调试方法 掌握中规模集成计数器的应用 2 实验预习内容 熟悉中规模集成器74LS161逻辑功能 两片级联设计24进制