- 1、本文档共18页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
16路循环彩灯 课设报告 马轩 北京工业大学
应用电子技术基础课程设计报告书
PAGE \* MERGEFORMAT 17
应用电子技术基础课程设计
报告书
循环彩灯
学院: 机电学院
专业: 机械工程及自动化
学号:
姓名: 马轩
指导教师: 崔 晶
日期: 2012年04月18日
目录
TOC \o 1-3 \h \z \u HYPERLINK \l _Toc319777220 一、电路原理图: PAGEREF _Toc319777220 \h 2
HYPERLINK \l _Toc319777221 二、工作原理分析 PAGEREF _Toc319777221 \h 3
HYPERLINK \l _Toc319777222 1.概述 PAGEREF _Toc319777222 \h 3
HYPERLINK \l _Toc319777223 2.主要模块功能分析 4
HYPERLINK \l _Toc319777224 3.整体电路功能分析 9
HYPERLINK \l _Toc319777225 三、电路的仿真及结果分析 10
HYPERLINK \l _Toc319777229 四、元器件选择 PAGEREF _Toc319777229 \h 11
HYPERLINK \l _Toc319777230 五、电路的制作与实验测试 12
HYPERLINK \l _Toc319777231 1.电路仿真问题与解决方案 PAGEREF _Toc319777231 \h 12
HYPERLINK \l _Toc319777232 2.电路制作问题与解决方案 PAGEREF _Toc319777232 \h 12
HYPERLINK \l _Toc319777233 3.电路板实物图 PAGEREF _Toc319777233 \h 13
HYPERLINK \l _Toc319777234 4.测试实验 PAGEREF _Toc319777234 \h 14
HYPERLINK \l _Toc319777235 六、线路改进意见 PAGEREF _Toc319777235 \h 15
HYPERLINK \l _Toc319777236 七、思考题 PAGEREF _Toc319777236 \h 16
HYPERLINK \l _Toc319777237 八、课程设计的收获和体会 PAGEREF _Toc319777237 \h 16
循环彩灯
作者:马轩指导教师:崔晶
摘要 “循环彩灯”可以通过CD4024-7位串行2进制计数器,产生不同频率的电压,从而获得不同的规律的脉冲电压。同时,得到的电压作为触发电压接入74ls164-8位串入,并出移位寄存器,从而得到循环输出的低电平电压,输出口接发光二级管就制作成循环彩灯,其中5个开关可控制得到不同频率的触发电压。
关键词 串行计数器 移位寄存器 循环
一、电路原理图:
图1 电路原理图
二、工作原理分析
1.概述
“循环彩灯”的工作原理是通过自身的7位2进制计数器模块产生的不同周期的电压,利用其中四路并联输出电压作为74ls164的时钟输入电压,另取一个周期较小的电压作为74ls164的DSA数据输入端。74ls164是一个移位寄存器,时钟由低变高时右移一位,DSA与DSB作为寄存器的Q0并联输入端,另有Q1-Q7 -7个输出端。利用两个74ls164的16个电压输出连接16个发光二级管并通过CD4024和74ls164产生的移位低电压来实现彩灯的循环点亮。5个开关控制并联脉冲电压频率。电路中最重要的部分是7位串行2进制计数器,频率为50Hz,负责产生不同频率的脉冲电压。
各模块间关系图如下:
图2 模块关系图
2.主要模块功能分析
(1)二进制计数器模块:
CD4024是7位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降 沿进行计数。CR为高电平时,对计数器进行清零。由于在时钟输入端使用斯密特触发器,对脉冲上升和下降时间无限制,所有输入和输出均经过缓冲。内部逻辑图如下:
图3 CD4024逻辑图
各引脚功能如下:CP 时钟输入端 1
CR 清除端 2
Q0~Q6 计数器脉冲输出端 12 11 9 6 5 4
文档评论(0)