SignalTap II 逻辑分析器.pdf

SignalTapII 逻辑分析器是QuartusII 软件中集成的一个内部逻辑分析软件（相当于一个内置示波器），使用它可以观察 设计的内部信号变化，为我们FPGA 设计的调试、查错带来极大的方便，实用性极高！！ 下面以Hello_Led 工程为例，具体介绍SignalTapII 的使用： 1、打开工程 用quartus打开Hello_Led 工程（双击hello_led.qpf）， 2、新建.stp文件（或打开已有的.stp文件） 点【File】→【New】，或工具栏上的快捷键 ， 弹出新建类型对话框， 选择“SingalTapLogic Analyzer File”，点【OK】， 3、设置采样时钟 点击Clock处的浏览按钮，添加采样时钟， （所有的信号都是通过这个时钟采样得来，所以这个作为采样时钟的信号频率要比待测信号频率高才行，不然采不到或 失真！） 4、设置采样深度 在“Sampledepth”处选择采样深度，即信号能看多长，该值受FPGA芯片内置存储器大小的限制，设的过长，编译会 通不过。 5、设置触发条件 触发条件即只有当触发信号（source处选择的信号）发生变化时（pattern处选择的变化：高电平、低电平、上升沿、下 降沿、上/下变化沿），singaltap会捕获/暂停一次， 在“Trigger in”前打上勾，点击浏览按钮， 在节点选择对话框中选择合适的信号作为触发信号， 选择触发条件，即触发信号发生何种变化时，待测信号数据会更新一次， 上图表示有沿产生就捕获一次数据， 6、选择待测信号 在图中空白处双击，弹出节点选择窗口，我们来选择待测信号， 如果要添加中间信号，在“filter”处需选择“Design Entry(allnames)”， 按住ctrl可选多个信号， 7、保存.stp文件 保存后，会弹出对话框，询问是否激活.stp文件， 选择是 8、重新编译工程 新建一个.stp文件或在.stp增删待测信号，需要重新编译工程 9、加载程序 点击“Hardware”处的【setup】， 选择“USB-Blaster”，双击选中即可 点击sof浏览按钮，选择“hello_led.sof” 如果加载按钮呈灰化，点下【scanchain】刷新一下应该就好了 点击加载按钮 , 加载成功后，led 灯会闪烁。 点击采样按钮， 第一个是单次采样，一旦满足触发条件，就显示当时的数据，并停止采样； 第二个是连续采样，只要满足触发条件，数据就会不断刷新。 这是采样后的实际信号波形，我们可以观察分析，看看是否与预想一致， 鼠标移至该区域，会自动切换为放大/缩小模式，左键放大、右键缩小