逻辑器件选型指导书.docx

逻辑器件选型指导书拟制人员：王斌2017.09.08审核人员：XXXX2017.09.08批准人员：XXXX2017.09.08修订记录日期版本修改内容描述修改人批准人2017-09-08V1初次版本王斌杨秀培推荐厂家生产商名称生产商网址生产商等级备注TIA在用PA在用FA在用选型原则多余不用输入管脚的处理。在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字/news/listbylabel/label/%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。并且在设计时必须考虑信号匹配。在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。 板间接口选择ABT16244/245或LVTH16244/245，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10-200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。始端匹配推荐电阻值为10～51Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。要注意高速驱动器件的电源滤波。如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1μ或0.01μ电容。可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。10）注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路要注意。11）注意电平接口的兼容性。选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。12）在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。/news/listbylabel/label/%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6逻辑器件的工作电压不要超出它所允许的范围。13）/news/listbylabel/label/%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。14）对开关量输入应串电阻，以避免过压损坏。15）对于带有缓冲器的器件不要用于线性电路，如放大器、TTL、CMOS器件的互连应用技术逻辑器件基本介绍标准逻辑门器件包括：2个及3个输入门施密特触发器输入门三态输出缓冲器漏极开路输出断电高阻抗(Power off Hi-Z)缓冲器解码器及多路复用器闭锁器及触发器双电源轨转换器门转换(Gate translations)标准逻辑门器件优势：Ioff支持热插拔当VCC处于0 V时，Ioff可在输入或输出端上提供电压输入端上的过压耐受能力可实现降压转换 (down translation)漏极开路输出可实现升压或降压转换AUP1Txxx 器件支持升压转换 (up translation)施密特触发器输入允许任意的上升及下降时间斜率逻辑器件技术介绍总线保持输入主要特点：保持输入的最