电子时钟设计黄河科技学院.doc

单片机原理 及应用课程设计 电子时钟设计 院（系）名称 信 息 工 程 学 院 专 业 班 级 XX普 本 电 信 X 班 学 号 XXXXXXX 学 生 姓 名 XXX 指 导 教 师 201X年X月XX日 电子时钟设计 摘要AT89C51单片机，LCD液晶显示，定时器 目 录 1 绪论 1 1.2 系统的组成框图及工作原理 89C51单片机简介 2 3 系统硬件设计 2 3.1时钟复位电路 3 3.2 键盘电路 4 3.3 数码显示电路 4 3.4 蜂鸣器电路. 5 4 系统软件设计 5 4.1 计时时钟实现的基本方法及步骤 6 4.2 主程序模块设计 6 4.3.计时子程序模块的实现 7 4.4 时钟设定子程序模块的实现 8 4.5 程序说明 9 5汇编语言源程序 10 6整机电路的设计 总 结 致 谢 1参考文献 11 绪论 开机时，显示00：00：00的时间开始计时；能秒、分、时调节功能；能复位功能。 1、确定系统设计方案。 2、进行系统的硬件设计。 3、完成必要的参数计算与元器件选择。 4. 、完成应用程序设计。 5.、进行单元电路及应用程序设计。 1.2 系统的组成框图及工作原理 系统的组成框图89C51单片机简介 如图2 VCC：电源。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流2。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程 序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作 输入，P1口被外部下拉为低电平时，将输出电流2，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻 拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。 图2 89C51单片机 3 系统硬件设计 3.1时钟复位电路 实验板的时钟振荡源电路如图3所示。其中JT 为11.0592MHz 的晶振，改变两电容CB的值即可对此晶振频率进行调节。该电路提供单片机工作所需的振荡频率，计算定时器初值即需此晶振频率，在通信时也需知道晶振频率，以对波特率进行计算。 图3 时钟电路 如图4所示为实验板的复位电路，当RESET 信号为低电平时，实验板为工作状态，当RESET信号为高电平时，实验板为复位或下载程序状态。由于AT89C51具有ISP 的功能，即可以通过并口线直接将程序下载到单片机内，因此， AT89C51 具有两种状态，下载程序状态和运行状态。该复位电路能实现上电自动复位，也能手动复位，一般复位时RESET应保持20毫秒以上高电平，此复位时间由接地电容控制。 图4 复位电路 3.2 键盘电路 如图5所示为阵列按键电路，各设置及转换信号由此电路输入，实验板提供了16个按键，由P1口经SN74F244（驱动芯片）输出扩展成4×4的阵列按键，P1.0～P1.3为行线，P1.4～P1.7为列线。SN74F244有一片选信号线，当此口线为低电平时，A1～A4与Y1～Y4接通，反之，A1～A4与Y1～Y4断开。 此键盘用扫描工作方式，若有键按下，则相应位端口被拉低为低电平，由于本系统只用了4个按键，所以只需对4个按键进行扫描。扫描时，先置P3.3口为高电平，向P1口送0EFH（MOV P1，#0EFH），再置P3.3口为低电平，读P1口（MOV A，P1），最后判断P1口低4位哪位是低电平，若某位为低电平，则相应按键被按下，如P1.0为低电平（ACC.0=0），则K1键被按下[3]。 图5 阵列按键 3.3 数码显示电路 如图6所示为数码显示电路，实验板使用了6个共阳数码管，P0口为段码信号线，B1～B6为位控线，是P1口经SN74F573（反向驱动芯片，即输入为高电平，则输出为低电平，反之则输出为高电平，该芯片也有一片选信号C，当此信号为高电平时有效）反向得到，再由B1～B6控制晶体管Q1～Q6，以达到控制每位数码管的目的[3]。 系统采用动态显示，先向P0口送第一位数码管需要显示的段码值，再给P1口送