第4章组合逻辑电路z.ppt

数字电子技术 第 4 章　组合逻辑电路 4.1　概　述 一、组合逻辑电路的概念 二、组合逻辑电路的特点与描述方法 4.2　组合逻辑电路的分析方法和设计方法 一、组合逻辑电路的基本分析方法 二、组合逻辑电路的基本设计方法 一、竞争和冒险 一、半加器 4.3　编码器 一、编码器的概念与类型 二、二进制编码器 三、二－十进制编码器 四、优先编码器 (即 Priority Encoder) 4.4　译码器 一、译码的概念与类型 二、二进制译码器 三、二－十进制译码器 四、数码显示译码器 1. 七段数码显示器件 4.5　数据选择器和数据分配器 数据选择器 本章小结 1. 4路数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 * 4路DMUX 表达式： 符号图： 4 路 D M U X D A 0 A 1 Y 0 Y 1 Y 2 Y 3 0 0 D 2. 集成数据分配器及其应用 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的8路数据分配器 数据输入端 STA=1 STB=0 地址输入端 ★由74LS138译码器构成的数据分配器 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 思考：为什么数据从E2 输入？ 由总线来的数字信号输送到不同的下级电路中去。 数据分配器实际上是译码器的特殊应用。下图所示是用74LS138译码器作为8路数据分配器的逻辑原理图，分别为输出原码和反码的接法。 地址输入端 地址输入端 数据分配器的应用 0 0 1 D 1 0 1 0 D 2 0 1 1 D 3 1 0 0 D 4 1 0 1 D 5 1 1 0 D 6 1 1 1 D 7 D0 0 0 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 数 据 传 输 线 A 2 A 1 A 0 MUX DMUX 数据分配器和数据选择器一起构成数据分时多路传送系统 组合逻辑电路指任一时刻的输出仅取决于 该时刻输入信号的取值组合，而与电路原 有状态无关的电路。它在逻辑功能上的特 点是：没有存储和记忆作用；在电路结构 上的特点是：由各种门电路组成，不含记 忆单元，只存在从输入到输出的通路， 没有反馈回路。 组合逻辑电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。 ? 组合逻辑电路的基本分析方法是：根据给定电 路逐级写出输出函数式，并进行必要的化简和 变换，然后列出真值表，确定电路的逻辑功能。 组合逻辑电路的基本设计方法是：根据给定 设计任务进行逻辑抽象，列出真值表，然后 写出输出函数式并进行适当化简和变换， 求出最简表达式，从而画出最简(或称 最佳)逻辑电路。 以 MSI 组件为基本单元的电路设计，其最简含 义是：MSI 组件个数最少，品种最少，组件之 间的连线最少。 以逻辑门为基本单元的电路设计，其最简含义 是：逻辑门数目最少，且各个逻辑门输入端的 数目和电路的级数也最少，没有竟争冒险。 ?? 用于实现组合逻辑电路的 MSI 组件主要有 译码器和数据选择器。 编码器、译码器、数据选择器、数据分配器、 数值比较器和加法器等是常用的 MSI 组合逻辑 部件，学习时应重点掌握其逻辑功能及应用。 数据选择器的作用是根据地址码的要求， 从多路输入信号中选择其中一路输出。 数据分配器的作用是根据地址码的要求， 将一路数据分配到指定输出通道上去。 译码器的作用是将表示特定意义信息的二进 制代码翻译出来，常用的有二进制译码器、 二-十进制译码器和数码显示译码器。 编码器的作用是将具有特定含义的信息编成 相应二进制代码输出，常用的有二进制编码 器、二-十进制编码器和优先编码器。 数值比较器用于比较两个二进制数的大小。 加法器用于实现多位加法运算，其单元电路有 半加器和全加器；其集成电路主要有串行进位 加法器和超前进位加法器。 同一个门的一组输入信号到达的时间有先有后， 这种现象称为竞争。竞争而导致输出产生尖峰 干扰脉冲的现象，称为冒险。竞争冒险可能导 致负载电路误动作，应用中需加以注意。 Y A0 A1 A2 数码显示译码器 译 码 器 Y Y Y Y Y Y 驱 动 器 Y Y Y Y Y Y