数字电路及逻辑设计--第四章.ppt

第四章 集成触发器 4.2　触发器的基本特性及其记忆作用 4.2　触发器的基本特性及其记忆作用 4.2　触发器的基本特性及其记忆作用 触发器的分类 4.3　基本ＲＳ触发器 基本ＲＳ触发器 2、原理 4.3.2 描述触发器（时序电路）的方法 4.3.2描述触发器（时序电路）的方法 4.3.2描述触发器（时序电路）的方法 4.3.2描述触发器（时序电路）的方法 4.3.2描述触发器（时序电路）的方法 触发器的延迟 4.3.2描述触发器（时序电路）的方法 4.3.2描述触发器（时序电路）的方法 4.3.3　基本ＲＳ触发器的特点 钟控触发器 4.4 各种钟控触发器的逻辑功能 钟控RS触发器的逻辑功能波形图 4.4.2 钟控D触发器 4.4.3　锁存器 8位D锁存器74LS373 4.4.3 锁存器 4.4.4 钟控JK触发器 4.4.5 钟控T触发器 T′触发器的时序波形图 4.4.6 各种触发器之间的转换 4.4.6 各种触发器之间的转换 4.4.6 各种触发器之间的转换 4.4.7 钟控触发器的缺点 钟控触发器的空翻现象 4.5 TTL集成主从触发器 4.5.1 基本工作原理 4.5.1 基本工作原理 主从JK触发器输出波形 4.5.2 主从JK触发器的一次翻转 4.5.2 主从JK触发器的一次翻转 4.5.2 主从JK触发器的一次翻转 主从JK触发器的特点 输出变化的时刻在时钟的下降沿(用↓表示)； 输出变化的方向： 若在CP=1期间，JK信号不变，由CP下降沿的JK值决定输出状态； 若在CP=1期间，JK信号发生了变化，这时可按以下方法来处理： ①CP＝1以前，若Q=0，则看CP＝1期间的J信号，若J有1出现，则CP下降时Q 一定为1。否则，Q保持0。 ②CP＝1以前，若Q=1，则看CP＝1期间的K信号，若K有1出现，则CP下降时Q一定为0。否则，Q保持1。 4.5.3 异步置0置1输入 4.5.4 主从触发器的特点 4.6 集成边沿触发器 4.6.1 负边沿JK触发器 4.6.1 负边沿JK触发器 4.6.2 维持—阻塞D触发器 带异步置入端的边沿D触发器 4.6.4 触发器的逻辑符号 4.6.4 触发器的逻辑符号 4.7 CMOS触发器 4.7.2 CMOS主从D触发器 4.7.2 CMOS主从D触发器 4.7.2 CMOS主从D触发器 4.7.3 CMOS主从JK触发器 4.8 集成触发器的选用和参数 4.8.2 触发方式的选择 4.8.3 触发器的参数 1、直流参数 2、时间参数 2、时钟信号的时间参数 小 结 小 结 作 业 P160 T4-1 P161 T4-3 T4-4 T4-8 T4-9 P162 T4-12 T4-16 P163 T4-19 T4-20 P164 T4-21 T4-22 课堂练习 逻辑函数 ，判断当输入变量ABCD分别从0110?1111和 1100?1010变化时，是否存在静态功能冒险。 A、不存在，存在 B、存在，存在 C、存在，不存在 D、不存在，不存在 课堂练习 输入不提供反变量，请只用四选一数据选择器（不得附加其它电路）实现下面的函数。已知四选一数据选择器的功能表如表所示，引脚如图所示。 课堂练习答案 课堂练习答案 以上作业周六交 动作特点： 在CP＝1的全部时间里，触发器输出状态随输入的变化而改变，为使这类触发器工作稳定可靠，要求在CP=1期间，输入信号不变，这限制了它们的应用。 CP=1时，若输入信号多次发生变化，则触发器状态也会多次发生翻转，因此其抗干扰能力差。 钟控JK触发器的波形图 对于钟控T’和JK触发器J=K=1时，即使输入信号不发生变化，如果CP=1的时间较长，超过了触发器内部门的延迟，触发器状态也可能多次发生翻转，这种现象称为空翻，是时序电路的一种险象。 0 电位触发式触发器工作不可靠，在使用时有两个限制： 脉冲信号CP＝1时的宽度要窄。 CP＝1时，输入信号必须保持不变。 4.5.1 基本工作原理 主、从触发器的时钟反相。 假设在CP=1期间，J、K保持不变。 主触发器 从触发器 R2 R1 S1 CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。 CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间