专用集成电路的测试.pdf

第十章 专用集成电路的测试 随着集成电路的规模越来越大, 测试问题也日益尖锐地摆在了芯片设计师们的面前。 流片结束之后的芯片测试与电路设计阶段的电路模拟不同, 电路模拟验证电路的设计是否 正确, 而芯片测试是检验在正确的电路设计之下, 生产线上流出的芯片是否成功。这是两 者的第一点不同。 第二, 对于设计阶段的电路模拟(包括逻辑模拟), 测试者尽可以在充足的模拟时间内, 用完备的测试矢量集(即输入数据)对电路进行测试。当发现问题时, 计算机测试软件还可 以将测试点深入到电路内部任意一个结点,以确定故障所在。但对于流片之后的芯片测试, 问题就不是那么简单, 它要考虑如下一些问题: 1. 根据正确的电路设计而生产的芯片, 由于加工过程引入的离散型缺陷, 比如某个 引线孔未刻蚀干净造成电路开路, 或某两条金属线之间发生粘连造成电路短路等,使芯片 不能正常工作。这就是所谓的“成品率”问题。现时的生产工艺尚无法保证 100%的成品率, 这就意味着对每一只生产出来的芯片都必须进行功能测试, 以分检出成品与次品。我们不 防称这样的测试为“功能测试” 。功能测试检测产品的好坏。 2. 如果是由于某个共同的原因(或故障), 比如掩膜设计或制作时出了问题没有被发 现, 而这一问题又被复制到整块掩膜板上的所有电路, 造成整批电路的投片失败。或者经 功能测试发现成品率太低等等。总之, 在所有这些故障已确定存在的情况下, 我们都希望 能有一种测试方法, 通过它能发现问题的原因也就是故障所在, 从而找出相应的解决办法。 这类测试可称之为是“故障测试”。故障测试确定故障所在。 下面就来分述这两类测试问题。 §10-1 功能测试 如前所述, 功能测试(包括性能测试)的主要目的是区分好产品而淘汰坏产品。测试速 度非常重要。 对于一个大规模的集成电路, 其输入/输出管脚可能很多。理论上讲, 只有穷尽了输入 信号的所有组合, 并验证了输出信号相应无误后, 才能断定此电路是合格产品。比如对于 一个二输入端的“与非”门电路, 只有测试了 00, 01, 10, 11 四种输入状态下的输出分别 是 1, 1, 1, 0, 才能断定该“与非”门是合格产品。这就如同在电路设计阶段, 电路的逻 辑模拟(逻辑仿真)所做的工作一样。 135 然而在实际应用中, 这样的穷尽测试法是不太现实的。下一节将要介绍的提取测试矢 量集的方法能在一定程度上缓解穷尽法对测试量的压力, 也是当前集成电路测试的常规方 法, 但需要价格昂贵的专用集成电路测试设备。对于小批量 ASIC 产品的研制人员和客户来 说, 如果能够找到适合他们产品特点的简单易行的测试方法, 降低测试成本, 也是非常有 意义的。 下面就是一个简化测试的典型例子。 图 10-1 是一个乘法/累加器专用集成电路的电路图。该电路的输入端为被乘数 X (8bits)、乘数 Y (7bits)和加数 Z (15bits), 输出端为 C (15bits)。为验证该芯片功能 8 7 15 的正确性, 用穷尽法将要做 2 ×2 ×2 次测量, 测试量是非常巨大的。但如果采用基于穷 尽法原理设计出的“准穷尽法”测试, 将会发现后者是这一电路比较具有实用价值的测试 方法。 图 10-1 乘法/累加器专用集成电路框图 图 10-2 乘法/累加器的准穷尽测量法 图 10-2 是该乘法/累加器电路的准穷尽测试法示意图。将芯片的输出端 C 与累加输入 端 Z 相连。将整个电路清零后, 固定乘数 Y=1, 让被乘数 X 通过对时钟脉冲的计数, 从 1 到 255 不断变化, 进行 X 与 Y 的乘法操作, 并将乘/加结果 C 通过输出寄存器(亦在时钟的 控制下)返回给累加器, 与下一拍的乘积进行不断的累加。当 X 从 1 变到 255 之后,再控制