alterafpga的设计流程幻灯片.ppt

Altera FPGA的设计流程 贺 光 辉 清华大学电子工程系 目标 掌握FPGA的标准设计流程和工具 用Modelsim进行功能级仿真并诊断RTL Code 用Quartus II做设计综合和布局布线 用FPGA Mega-functions做设计 返标SDF并运行门级的仿真 掌握FPGA的时序约束 了解FPGA的设计原则 提纲 FPGA概要 FPGA的设计流程 用Modelsim进行仿真和调试 用Quartus II进行时序分析、综合等 FIR滤波器的设计实例 FPGA概要 FPGA的优点 集成度高，可以替代多至几千块通用IC芯片 极大减小电路的面积，降低功耗，提高可靠性 具有完善先进的开发工具 提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程，方便设计的修改和升级 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 布局布线容易，设计过程相当于只有ASIC设计的前端 研发费用低 不需要投片费用 FPGA的应用前景 通信、控制、数据计算等领域得到了广泛的应用 减少电子系统的开发风险和开发成本 缩短上市时间（time to market） 通过在系统编程、远程在线重构等技术降低维护升级成本 系统的原型实现＋ASIC的原型验证 CPLD与FPGA的区别 CPLD还是FPGA ？  复杂组合逻辑：CPLD –PLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20~30多个组合逻辑输入 ? 复杂时序逻辑：FPGA –FPGA芯片中包含的LUT和触发器的数量非常多，往往都是成千上万 推荐书籍 Verilog Verilog数字系统设计教程 夏宇闻 北京航天航空大学出版社 硬件描述语言Verilog 刘明业等译 清华大学出版社 FPGA 基于FPGA的嵌入式系统设计 任爱锋 西安电子科技大学出版社 基于FPGA的系统设计（英文版） Wayne Wolf 机械工业出版社 IC设计 Reuse methodology manual for system-on-a-chip designs 3rd ed. Michael Keating, Pierre Bricaud. 片上系统:可重用设计方法学沈戈,等译电子工业出版社, 2004 Writing testbenches : functional verification of HDL models / Janick Bergeron Boston : Kluwer Academic, c2000 推荐文章 /papers/ Verilog Coding Styles For Improved Simulation Efficiency State Machine Coding Styles for Synthesis Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs Synchronous Resets? Asynchronous Resets? I am so confused! Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill! FPGA的设计流程 目标 完成本单元的学习后你将会 列出FPGA设计过程的步骤（以Altera的FPGA为设计例子） 用缺省的软件选项来实现一个FPGA的设计 Quaturs II Modelsim FPGA的设计流程 FPGA的设计流程 用ModelSim进行仿真 用Quartus II进行综合和时序分析 用Quartus II进行布局布线、调试和下载 FPGA设计流程 FPGA设计流程 系统规划和预算 系统功能的总体规划： 功能集的定义； 端口的定义； 模块的基本划分和功能定义： 每个模块应该完成的功能； 模块之间的接口定义； 模块间通讯的问题一定要考虑好，硬件通信的成本一般比较大。 设计的整体规划 设计规模的初步估计，大致应该选择哪一层次的芯片； 设计时序的宏观规划： 频率和时钟结构； 可能的关键路径，着重优化； 模块的进一步细化，考虑可重用性等的规划： 可以考虑基本单元，比如加法、乘法器和寄存器等。 设计实现 用电路框图或者HDL描述实现自己的设计： 简单的设计可以用电路框图； 大型复杂的一般倾向于用HDL描述； HDL描述和计算机编程中的高级语言描述有很大不同，每一个描述都要考虑硬件的实现能力，是不是可以综合的等等，目前HDL语言标准中仍然有不能被综合的语法，这些要尤其注意。 功能仿真 对逻辑功能进行验证： 不考虑时序问题，认为门都是理想门，没有