VHDL软件使用指南.ppt

实验一 实验目的：熟悉使用quartusII8.0软件，能够使用该软件进行VHDL程序设计，并进行综合，以及仿真验证其逻辑功能 为了尽快的了解该软件,这节课以课堂上讲的2选1多路选择器这个示例,作为软件使用向导,只要对此实验的整个流程操作一遍,你就会对EDA软件的使用方法有个初步的了解. 以上时序仿真，会考虑延时信息，接下来做功能仿真 查看网表 实验二 熟悉quartusII8.0软件 了解整个开发流程，掌握文本输入，综合，仿真 掌握模块化编程思想 半加器程序 全加器 实验步骤 （1）在硬盘里面新建一个文件，比如在 D 盘新建一个文件夹名为f_adder (2)打开quartursII8.0,选择新建工程，如下图所示 （3）为工程选择目录，如下图所示 （4）目录选择完毕，给顶层命名，这里取名为f_adder (5)其它选择默认，芯片选择同第二课一样 （6）点击“finish”完成工程向导 （7)新建文本，先输入半加器文本，再输入全加器文本。用两个文本，分别输入 （8）编译，仿真 功能仿真波形图 观察网表 作业：实现一个4为的加法器 实体如下 点击这个，选择工程存放路径 选到你新建好的路径 * * 在资源管理建立文件夹如D:\mux2_1 打开QUARRUSII软件,新建文本编辑窗口 选择VHDL FILE 输入文本文件 保存文件,注意保存的文件名要和文本的实体名一致,保存的路径就是你刚才在硬盘上创建的一个文件夹 选择下一步 加入工程 选择芯片 这个按钮也可以 启动编译 编译成功 建立仿真文件 在空白处双击鼠标左键 选择”NODE FINDER” 点击”LIST” 选择需要的信号 设置仿真结束时间 设置仿真结束时间为100US 选择A输入端口,电击’OVERWRITER CLOCK”按纽 选择A输入端口周期为5US 选择B输入端口周期为10US 设置”S”的信号,先用鼠标按住左键拖一节变成蓝色,再点击左边置高电平按纽,使所拖的一节变高电平 保存好文件,默认文件名 启动仿真 仿真结果 选择仿真工具 选择功能 点击生成功能仿真网表 网表生成成功 点击开始按钮 点击RTL viewer 这就是程序所描述的2选一逻辑块 选择新建工程向导 * *