基本逻辑运算及集成逻辑门PPT.ppt.ppt

当C=0，C=UDD时，V1的UGB1=0UTN，故V1不能产生沟道；V2的UGB2=0 UTP，故V2也不能产生导电沟道。所以， 在这种情况下，输入端与输出端之间呈现高阻抗状态， 相当于开关断开。  由于MOS管的结构对称，其漏极和源极可以互换， 因而TG的输入端和输出端可以互换使用，即TG是双向器件。  图 2 – 29 CMOS传输门 (a) 电路;(b) 符号 * 把一个传输门TG和一个非门按图2-30(a)连接起来，即可构成模拟开关，其符号如图2 - 30(b)所示。当C=1时，开关接通；当C=0时，开关断开。该模拟开关也是双向器件。 图 2 – 30 CMOS模拟开关 (a) 电路； (b) 符号 * 图2 - 31所示为CMOS三态非门电路。两个NMOS管V1和V2串联，另外两个PMOS管V3和V4也串联。两组串联MOS管构成等效互补电路，V2和V3一对互补管构成CMOS反相器(非门)，其栅极相接作为三态非门的信号输入端，V1和V4一对互补管构成控制电路，两者的栅极反相连接后作为控制端(也叫选通端)。 5. CMOS三态非门 图 2 – 31 CMOS三态非门电路 * 当G=1时，V1和V4均不产生导电沟道，不论A为何值，F端均处于高阻态，相当于F端悬空，称为禁止状态。  当G=0时，V1和V4均产生导电沟道，处于导通状态。此时若把V1和V4近似用短路线代替，则该电路就与图2-26所示的反相器一样，完成非运算F=A。  可见该电路是一个低电平选通的三态非门。CMOS三态门的逻辑符号与TTL三态门相同。 图 2 – 31 CMOS三态非门电路 * (1) 工作速度比TTL稍低。 (2) 输入阻抗高，可达108 Ω。 (3) 扇出系数NO大。 (4) 静态功耗小。 (5) 集成度高。 (6) 电源电压允许范围大， 约为3~20 V。 (7) 输出高低电平摆幅大。 6. CMOS逻辑电路的特点(与TTL门比较) * (8) 抗干扰能力强。 (9) 温度稳定性好。 (10) 抗辐射能力强。 (11) 电路结构简单(CMOS与非门只有四个管子构成，而TTL与非门共有五个管子和五个电阻)，工艺容易(做一个MOS管要比做一个电阻更容易，而且占芯片面积小)，故成本低。 (12) 输入高、低电平UIH和UIL均受电源电压UDD的限制。 (13) 拉电流IOL5 mA，要比TTL门的IOL(可达20mA)小得多。 CMOS逻辑电路的特点(与TTL门比较) * (1) TTL门 TTL门的输入端悬空，相当于输入高电平。但是，为防止引入干扰，通常不允许其输入端悬空。对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其通过电阻R(约几千欧)接+UCC，或者通过大于2 kΩ的电阻接地。在前级门的扇出系数有富余的情况下，也可以和有用输入端并联连接。 2.4.4 集成逻辑门使用中的实际问题 1. 多余输入端的处理 TTL门可以使其输入高电平,或者通过大于2 kΩ的电阻接地。 * 表2-8 CMOS各系列的传输延迟时间、功耗及电源电压 * 对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是通过小于500Ω的电阻接地或直接接地。在前级门的扇出系数有富余时，也可以和有用输入端并联连接。 对于与或非门，若某个与门多余，则其输入端应全部输入低电平(接地或通过小于500Ω的电阻接地)，或者与另外同一个门的有用端并联连接(但不可超出前级门的扇出能力)。 若与门的部分输入端多余， 处理方法和单个与门方法一样。  * MOS门的输入端是MOS管的绝缘栅极， 它与其它电极间的绝缘层很容易被击穿。虽然内部设置有保护电路，但它只能防止稳态过压，对瞬变过压保护效果差，因此MOS门的多余端不允许悬空。由于MOS门的输入端是绝缘栅极，所以通过一个电阻R将其接地时，不论R多大，该端都相当于输入低电平。除此以外，MOS门的多余输入端处理方法与TTL门相同。 (2) MOS门 * 接口电路的作用是通过逻辑电平的转换，把不同逻辑值的电路(如TTL和MOS门电路)连接起来；或者用来驱动集成电路本身驱动不了的大电流及大功率负载；也可用来切断干扰源通道，增强抗干扰能力。  接口电路有系统接口(如PIO、 SIO、 CTC等)和器件之间的接口。下面只介绍几种用于器件之间的简单接口。  2. 接口电路 * (1) TTL→CMOS门的接口。凡是和TTL门兼容的CMOS门(如74HCT××和74ACT××系列CMO