FPGAdv的教程-一学就会.pdf

FPGA Advantage 简易教程 FPGA Advantage简易教程 注：下面的界面是基于HDS2003.2 ，如果软件版本不同，可能界面会不一样。 这是一个简单的计时器例子，设计输入是一个十比特的数据总线和一些控制信号 包括起始，停止，复位和时钟信号。计数器的输出用两个四比特的总线描述高低值， 同时也有一个逻辑输出用来激励音频输出。如下所示： 我们将在Mentor Graphics 公司的FPGA Advantage 设计环境中完成包括设计输 入、仿