基于FPGA和HDL的正弦信号发生器设计 开题报告1.doc

毕业设计(论文)开题报告 题目： 院（系） 专 业 1毕业设计综述随着电子设计技术的不断发展，电子设计自动化（EDA）逐渐引起了人们的重视，尤其在数字电路的设计中，计算机技术和现场可编程逻辑阵列FPGA技术的结合，使得数字系统的设计更加灵活方便。在当前的电子设计过程中，掌握FPGA的开发是成为一个电子工程师必须具备的基本技能之一。在数字系统的设计中，利用FPGA设计正弦信号发生器是常见的一种信号发生器设计方法国内外相关研究情况课题研究的主要内容和拟采用的研究方案、研究方法或措施利用FPGA器件实现正弦信号发生器的功能。研究的内容主要有正弦信号发生器的设计方法，FPGA的工作原理，HDL语言的程序设计等等。 图1　基于FPGA的DDS正弦信号发生器原理图 DDS电路一般包括系统时钟、相位累加器、相位调制器、ROM查找表、D /A转换器和低通滤波器( LPF)。输入的频率控制字( X)称为相位步进量,作为相位累加器的增量; 输入的相位控制字通过相位调制器来设置正弦波的初始相位; 系统时钟则对相位累加器、相位调制器和D /A转换器提供时序控制]。相位累加器由N 位全加器和N 位累加寄存器级联而成,对频率控制字的2进制码进行累加运算,是典型的反馈电路。在每个系统时钟沿Fclk的控制下, N 位加法器将频率控制字X与累加寄存器输出的相位数据相加,把相加后的结果再送至累加寄存器,累加寄存器中新的相位数据既反馈到加法器的输入端,以使加法器在下一Fclk时钟周期中继续与频率控制字X相加,同时累加寄存器的高M位数值,将作为查找ROM表中取样数据的地址值。ROM查找表中储存着一个完整周期的正弦波幅度信息, 通过取得的采样地址值进行查表, 从ROM表中输出相应的波形采样数据(Fout) ,送入D /A转换器, DAC输出阶梯波形,再通过低通滤波器将波形数据转换成符合要求的模拟波形。如图2所示 图2 波形产生过程 其中步长的概念即为对数字波形查表的相位增量,由累加器对相位增量进行累加,每个时钟周期产生的累加器的高M位数值作为查表地址,两个查表周期之间就存在一个相位增量,当相位累加器加满时就会产生一次溢出,即相位寄存器每经过2N /X个Fclk时钟周期后回到初始状态,相应的ROM查找表经过一个循环回到初始位置,整个DDS系统输出一个正弦波,这样就完成了一个波形采样值的查表和输出,这个周期就是DDS产生波形的一个频率周期。 二．FPGA的工作原理HDL语言的程序设计课题研究的重点及难点，前期已开展工作完成课题的工作方案及进度计划16周 1-4周 指导教师填写任务书，学生完成开题报告，进行开题检查 5-11周 学生完成中期报告及外文资料翻译，进行中期检查 12-15周论文评阅16周 论文答辩成绩评定 [2]徐立成.直接数字合成技术的应用[J]. 舰用雷达和对抗, 1991. [3]侯博亨,等.VHDL硬件描述语言与数字逻辑电路设计[M].西安电子科技大学出版社, 1999年9月. [4]周国富.基于FPGA的数字相关器/匹配滤波器[J]. 电子学报, 1993,2.1 [5]Tierney. A Digit al frequency synthesizer [J] . IEEE Trans AEV, 1971, 19( 1): 48-57. [5] NOWLIN R W，SUNDARARAJAN R.A VHDL course for electronics engineering technology[D].1998(8) ：17-20. [6] MAKHIJANI H,MEIER S.A high level design solution for FPGA′s.WESCON/94.Idea/Microelectronics.1994 ：596-603. [7]余勇,郑小林.基于FPGA 的DDS 正弦信号发生器的设计和实现[J].电子器件，2005,28(3):596-599. [8]胡振华.VHDL 与FPGA 设计[M].北京：中国铁道出版社，2004. [9]何在民,胡永辉等.基于FPGA 的数字匹配滤波器的实现[J].时间频率学报,2008,31(1):114-116. [10]贺敬凯．基于FPGA 的信号发生器的设计[J]．深圳信息职业技术学院学报，2008，6(2)：63-66． [11]黄雪梅, 胡建生, 魏功辉, 等.DDS 技术实现可调信号发生器[J] .现代电子技术, 2008, 31(9):80-81. [12]钱永