基于FPGA电子时钟系统编程毕业论文报告1.doc

目录 一、系统设计要求 ……………………………………………………2 系统设计方案 ……………………………………………………2 三、 综合及时电路的设计 ……………………………………………2 3.1 计时电路的设计 ……………………………………………………………3 3.2 计数电路CNT60、CNT30计数模块的具体设计 ………………………3 显示控制电路的设计 ……………………………………………4 4.1 显示控制电路 ………………………………………………………………4 4.2 显示译码电路 ………………………………………………………………4 调整控制电路TZKZQ的设计 …………………………………5 5.1状态切换电路 ………………………………………………………………5 5.2 加一调整电路………………………………………………………………5 5.3 TZKZQ的输入、输出 ……………………………………………………5 系统总体电路组装图 ……………………………………………6 主要的VHDL源程序 …………………………………………6 7.1 显示控制电路DISPLAY.VHDL源程序 …………………………………6 7.2 调整控制电路TZKAQ.VHDL源程序 …………………………………9 7.3 计数电路CNT60.VHDL源程序 …………………………………………11 7.4 计时电路CNT30.VHDL源程序 …………………………………………12 7.5 系统总体组装电路的源程序 …………………………………………14 系统仿真/硬件验证 ……………………………………………19 8.1 CNT60.VHDL仿真 …………………………………………………19 8.2 CNT30.VHDL仿真 …………………………………………………20 8.3 DISPLAY.VHDL仿真 ……………………………………………………20 8.4 TZKZQ.VHDL仿真 ………………………………………………………20 8.5 系统硬件验证 ……………………………………………………………20 设计技巧分析 …………………………………………………21 系统拓展思路 …………………………………………………21 系统设计心得体会 ……………………………………………22 一、系统设计要求 设计一个综合性的计时系统，要求能实现年、月、日、时、分、秒以及星期的计数等中和计时功能，同时将计数结果通过七段数码管或1602液晶显示。设计能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 三、 综合及时电路的设计 综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路和计年电路等7个模块电路，这七个模块电路分别设置了预置数、计数和进位等功能，其设计如下描述： 3.1 计秒电路/计分电路/计时电路/计星期电路/ 计日电路/计月电路/计年电路设计 用秒脉冲作为计秒电路的计数时钟信号，每当计满60就会溢出，同时进位位进位，计分电路加1，同时计秒电路清零并重新计数。 将计秒电路的进位信号作为计分电路的计数时钟信号，每当计满60就会溢出，同时进位位进位，计时电路加1，同时计分电路清零并重新计数。 将计分电路的进位信号作为计时电路的计数时钟信号，每当计满24或12就会溢出，同时进位位进位，计星期/日电路加1，同时计时电路清零并重新计数。 将计日电路的进位信号作为计星期电路的计数时钟信号，每当计满7就会溢出，计星期电路返回加1并重新计数。 将计时电路的进位脉冲信号作为计日电路的计数时钟信号，通过系统辨认，确定本月总天数后，每当计满本月天数就会溢出进位，计月电路加1，计日电路重新计数。 将计日电路的进位信号作为计月电路的计数时钟信号，每当计满12就会溢出进位，计年电路加1，计月电路返回加1并重新计数。 将计月电路的进位信号作为计年电路的计数时钟信号，每当计满100就会溢出，计年电路返回加1并重新计数。 3.2 计数电路CNT60、CNT30计数模块的具体设计 CNT60计数模块是一个多用计时模块，它既可以作为计秒电路调用，又可以作为计分电路调用，如图1是其输入、输出端口图，其中，输入信号LD为置数控制信号，低电平有效，输入信号CLK是计数时钟信号，输入型号DATA为预置数，输出信号NUM为计数结果，输出信号CO为计数溢出信号。 图1. CNT60计数模块输入、输出端口图 CNT30计数模块是一个计日模块。由于该计数模块涉及到大小月及闰年问题，所以CNT30的计数范围并不是