基于FPGA的数字时钟课程设计1.doc

西 安 郵 電 學 院 基于FPGA的数字时钟 院别： 电子工程学院 班级： 成员： 技术规范 功能定义 1、分频：在电子钟的设计中，涉及到的频率有三个： （1）：1Hz的秒计时频率，用来进行秒计时； （2）：4Hz的按键防抖频率； （3）：1000Hz的循环扫描频率； 因此在分频模块应实现将芯片中的高频率时钟分频得到上面的三个所需频率。 引脚 Input/output 功能 RESET Input 复位 CLK Input 芯片频率 CLK1H output 秒时钟频率 CLK1K output 扫描频率 CLK4H output 扫描按键频率 2、控制：进行正常计时，时间调整，时间复位模式的选择： （1）时间初始复位； （2）选择秒时间调整的模式； （3）选择分时间调整的模式； （4）选择小时时间调整的模式； 引脚 Input/output 功能 CLK4H Input 扫描按键频率 RESET Input 复位 [5:0]MIN output 复位分钟 [5:0]SEC output 复位秒钟 [4:0]HOUR output 复位时钟 [1:0]KEY Input 按键（进行模式的选择和调时） [1:0]TS output 模式的选择 EN output 使能(复位或计时选择) D output 调节时间的时钟 3、计时：进行调整时间，正常计时； （1）正常计时； （2）调整秒计时； （3）调整分计时； （4）调整时计时； 引脚 Input/output 功能 CLK1H input 秒时钟频率 [5:0]MIN output 分钟计时输出 [5:0]SEC output 秒钟计时输出 [4:0]HOUR output 时钟计时输出 [1:0]TS input 模式的选择 D input 调节时间的时钟 EN input 使能(复位或计时选择) [5:0]DATA_M input 复位分钟 [5:0]DATA_S input 复位秒钟 [4:0]DATA_H input 复位时钟 4、选择输出：进行时间高低位的变换及循环扫描输出： （1）进行时间高低位的变换； （2）进行时间的循环扫描； 引脚 Input/output 功能 CLK1K input 循环扫描时钟 [5:0]MIN input 分钟计时输入 [5:0]SEC input 秒钟计时输入 [4:0]HOUR input 时钟计时输入 [5:0]SEG output 进行数码管的选通 [3:0]OUT output 时间的输出 5、译码：对时间进行七段数码管的译码： 引脚 Input/output 功能 [3:0]DATA_IN input 时间的输入 [7:0]LED output 七段译码的输出 二、总引脚定义 引脚 Input/output 功能 RESET Input 复位 CLK Input 芯片频率 [1:0]KEY Input 按键（进行模式的选择和调时） [7:0]LED output 七段译码的输出 [5:0]SEG output 进行数码管的选通 设计思路： 一、总体设计思路图： 二、功能引脚定义 1、总体引脚 （1）K[1]：输入，控制是否进入调整模式，调时模式或调分模式。 （2）K[2]：输入，根据K1的选择进行加1调时。 （3）CLK：输入，1赫兹，控制秒钟的频率。 （4）CLK1K：输入，1K赫兹，控制时间的连续扫描输出。 （5）[7:0]LED：输出，七段显示译码管的输入。 （6）[5:0]SEG：输出，控制六个数码管的是否接通。 (7) SC：输入，时间复位。 2、（1）控制模块：输出控制信号和时分秒计时。控制信号控制时分秒是否正常计时。 K[1]:输入，控制是否进入调整模式，调时模式或调分模式。 K[2]：输入，根据K1的选择进行加1调时。 SC:输入，时间复位。 [5:0]SEC:复位秒计时。 [5:0]MIN:复位、调时分计时。 [5:0]HOUR:复位、调时时计时。 KEN:控制是否进行正常及时、进入调时复位状态。 （2）计时模块 秒计时：输出正常的秒计时或复位计时。 分计时：输出正常的分计时或复位计时或调时计时。 时计时：输出正常的时计时或复位计时或调时计时。 （3）时间扫描模块：利用高频率的时钟不断地循环扫描是分秒计时，以便循环译码；输出控制信号，控制数码管是否有效；此模块同时进行时间的高地位的计算与输出。 [5:0]SEC:输入，计时时间。 [5:0]MIN:输入，计时时间。 [4:0]HOUR:输入，计时时