网站大量收购独家精品文档,联系QQ:2885784924

数电课程设计-电子脉搏计.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数电课程设计-电子脉搏计

电子课程设计 ——电子脉搏记 学院 太原科技大学华科学院 专业班级 电H 姓名 学号 指导老师 2010年12月 课程设计要求务………………………………………1 总体框图…………………………………………………1 元器件清单……………………………………………… 各功能模块及其原理…………………………………… 总体设计电路…………………………………………… 总结……………………………………………………… 数字电子脉搏计 一.设计任务要求 设计一个电子脉搏计,要求: 1.实现在15秒内测量1 min的脉搏数; 2.用数码管将测得的脉搏数用数字的形式显示; 3.测量误差小于4次/min。 总体框图 1. 图2-1 方案一整体框图 方案一:人体的正常脉搏为每分钟50-100次/秒。为了简化电路以及节省元件,我取计数器的计数范围为0-99。让信号发生器模拟人体脉搏的产生。以每个上升沿代表一次脉搏。让计数器记录上升沿的个数,然后左移两位,表示所记数字乘以四。这样我们就可以15秒钟测量一分钟的个数。但是这种方案由六位二进制码转换BCD码电路复杂,故障率高,延时较长,且计数不能连续,所以舍弃这种方案。 图2-2 方案二整体框图 方案二:在计数器与脉搏产生器之间串联一个四倍频电路。这样我们在15秒内采集的脉冲个数就可以等效为一分钟的个数,另外再加一个计时控制电路,当计时为15秒时,让计数器停止计数,此时读出的数据就是一分钟的脉搏数。如需重新记数,只要清零即可。此种方法能够连续计数,且计数电路结构简单。故选用第二种方案。 2.框图介绍: 以下几个模块是构成电子脉搏计的主要功能模块,为使人们更了解该方案的原理,现将各个模块介绍如下。 1.脉搏模拟电路主要是产生一定频率的脉冲信号,来模拟人体的脉搏经过传感器和波形整形后的输出信号。该信号直接送给脉搏四倍频电路。 2.四倍频电路的作用是将脉搏模拟信号的频率增加四倍,即让计数器记录的数据为实际值的四倍。让我们在15s内就可以读出1分钟的脉搏数。 3.时钟产生电路由555构成,主要是为整个电路提供一个基准时钟,让被测者能够对比时间与脉冲个数,来判断脉搏的快慢。 4.计时电路接收时钟信号并计时,当计时到15s的时候,给JK触发器一个有效脉冲,让JK触发器通过与门控制脉搏信号与计数电路的通与断。 5.清零信号主要是为下一次计数做准备。当需要再一次测量时,只需按下清零信号键,使数据归零。就可以重新计数。 6.电源主要是为各个模块提供电能,使其正常工作,本设计采用5V直流供电,电源直接从数电实验箱上获得。 三、元器件清单 本实验采用数电中常见的器件,这样我们就可以熟练地使用而且可以降低该电路的故障率。以下为本实验所使用的器件。 异或门74LS86一片,计数器74LS160两片,16进制计数器74LS163一片,JK触发器74LS73一片,LM555一片,与门74LS08,非门74LS04,数码管两个,发光二极管四只。电阻电容若干。其中: 1. 异或门:当两个输入一致时,输出为0,输入相异时,输出为1。通过查芯片资料得,以74LS86为代表的74LS系列的额定电压为5V,最大5.25V。最小输入高电平电压2V,最大低电平输入电压0.8V。高电平最小输出电压2.7V,低电平最大输出电压0.5V。电源电流最大10mA。为标准TTL电平。符合我们的设计要求。异或门的原理图与真值表如图3-1所示 图3-1 异或门的逻辑符号与真值表 2. 4-2输入与门及其真值表如图3-2所示,A、B为与门的输入端,Y为与门的输出端。当输入全1时,输出为1。当输入有0时,输出为0。与门的这一功能决定它可以作为自动控制的开关使用。当A端接信号,B端接控制端,B=1时,Y=A;B=0时,Y=0。 图3-2 74LS08内部框图及管脚图和真值表 3.74LS160与74LS163有相同的逻辑结构,其结构图如图3-3所示,管脚图如图3-4所示: ENT、ENP为芯片的使能端,当ENT、ENP接高电平时芯片处于工作状态,接低电平时处于休眠状态。我们将这两端接高电平,使它一直工作。CLR为清零端,CLR=0,QA~QD输出为0,CLR=1,芯片正常工作。LOAD为同步置数端,低电平有效,当LOAD为低,且有下降沿来时,A、B、C、D四个数就并行置入,从QA,、QB、QC、QD输出。RCO为进位端。即由9变为0时,该端出现一个高电平。时序图如图3-4所示。 图3-3 74LS160内部电路图 图3-4 7

文档评论(0)

2017meng + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档