FPGA基础知识培训 北京青翼凌云科技有限公司.pptVIP

* * * * * * * * * * * * * * * * * * * * * 北京青翼凌云科技有限公司研发部 FPGA基础培训教程 为您提供智能嵌入式系统解决方案 FPGA设计基础理论知识介绍 FPGA硬件设计 FPGA软件设计 Xilinx FPGA器件概述 Xilinx FPGA开发流程 2006 2006 触发器（Flip-Flop）与锁存器(latch) 图 基本的D-Latch 图 基本的D-Flip-Flop 两者的优点与缺点？ 2006 2006 几种典型数字系统之间 FPGA与CPLD的区别与联系以及应用场景？ FPGA与ASIC的区别与联系以及应用场景？ ASIC与ASSP的区别与联系以及应用场景？ ASIC与ASSP未来的发展方向？ 异构多处理系统的优势何在？ 可编程器件与DSP（MPU）的区别？ 可编程器件与ARM（MCU）的区别？ 可编程器件与GPU的区别？ 2006 专业术语 IP（Intellectual Property）核 即知识产权，是一段具有特定电路功能的硬件描述语言程序 软核（Soft Core） 用HDL语言建立的数字系统模型 固核（Firm Core） 用HDL建模和综合后生成的网表 硬核（Hard Core） 对功率、体积和性能进行了优化，并映射至特定的工艺。 具体实例包括已完成布局布线的网表，以特定工艺库或全定制物理布图，或两者之组合。 网表（netlist） 是一个电路的雏形、电路之间硬件的连接形式 综合 就是在所给的标准单元库和设计约束的前提下，将对电路的HDL高级语言描述，转化成优化过的门级网表的处理过程 2006 Verilog 的抽象 系统级(system) 用高级语言对电路模块的外部性能进行设计和描述 算法级(algorithmic) 用高级语言结构设计算法 RTL级(Register Transfer Level) 描述数据在寄存器之间流动和如何处理这些数据 门级(gate-level) 描述逻辑门以及逻辑门之间的连接 开关级(switch-level) 描述器件中三极管和储存节点以及它们之间连接 2006 2006 通用系统 平台 芯片选型 功能、性能、接口、资源评估 接口预验证 高速接口、存储器接口 原理设计 电源设计、时钟设计、复位设计、接口设计、加载 硬件调试 在线调试 2006 通用系统 平台 2006 通用系统 平台 设计方法的种类 原理图设计方法、硬件描述语言设计方法 设计思想 自顶向下、模块化设计 设计流程 需求分析、模块划分、设计输入、综合优化、时序收敛 设计技巧 模块复用、面积与速度的互换、流水线、乒乓操作 软件设计的几大难点 异步跨时钟域的处理 异步设计与亚稳态 高速设计中的时序收敛 大规模逻辑设计的总体架构 大规模逻辑设计中的模块划分 大规模逻辑设计中的接口互联 大规模逻辑设计中的资源优化 大规模逻辑设计中的执行效率 FPGA设计的时序分析 软件设计的几大难点 异步跨时钟域的处理 异步设计与亚稳态 高速设计中的时序收敛 大规模逻辑设计的总体架构 大规模逻辑设计中的模块划分 大规模逻辑设计中的接口互联 大规模逻辑设计中的资源优化 大规模逻辑设计中的执行效率 FPGA设计的时序分析 FPGA设计的接口互联 产生原因 FPGA 软件设计之 时序分析 静态时序 影响程度 动态时序 周期约束 时序约束 边沿约束 延时约束 时序分析 关键词：建立时间 保持时间 设计必要性 产生原因 影响程度 设计必要性 解决问题：板级互联 FPGA 软件设计之 接口互联 板级接口 拓扑结构：星型、树型、网型、交换型 Chip级接口 接口协议：PLB、Wishbone、AXI 模块接口 解决问题：模块间互联 拓扑结构：交换型、点对点型 接口互联 关键词：PLB总线 wishbone总线 AXI总线 接口类型：PCI/PCIE、Ethernet等 解决问题：芯片级互联 拓扑结构：主从型、点对点型 接口类型：SRIO、LVDS、bus型 28nm工艺节点 45nm工艺节点 65nm