cpld数字频率计综合设计.doc

计数式数字频率计的CPLD实现 目录 一、概述 4 二、题目要求 5 三、设计方案的选择 5 3.1 频率测量方案比较 6 3.1.1 直接测量法 6 3.1.2 组合测频法 6 3.1.3 倍频法 6 3.2.1直接测量误差 7 3.2.2 标准频率误差 8 3.2.3 脉冲宽度测量理论误差分析 8 四、单元电路设计 8 4.1 整波电路模块 8 4.2 计数模块 9 4.3 脉冲测量模块 9 4.4 数据变换模块 10 4.5 量程选择模块 10 4.6 译码模块 10 五、方案的实现 11 六、测试和调试 12 6.1 硬件调试 12 6.2硬件测试 12 6.3测试数据记录表 16 6.4测量结果分析 17 七、实验元器件清单 17 八、实验程序 17 九、结束语 25 参考文献 25 计数式数字频率计的CPLD实现 一、概述 数字频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用AHDL语言，将使整个系统大大简化， 提高整体的性能和可靠性。采用ADHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片CPLD芯片上实现，整个系统非常精简。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠和抗干扰性强等优点。 本文用AHDL在CPLD器件上实现一种8位数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。 二、题目要求 基本要求：测量频率范围：100Hz~100MHz，测量相对误差：≤1%；测量信号：方波峰峰值3~5V(与TTL兼容)，闸门时间：1s；显示控制：静态8位七段LED显示，且要求显示稳定，刷新时间与闸门时间相同。 提高要求：测量频率范围：100Hz~100MHz和1Hz~1MHz两档，相应的闸门时间为1s和100ms，用一开关量选择控制。显示控制：动态扫描8位七段LED显示，且要求显示无闪烁，内容刷新时间与闸门时间相同。 三、设计方案的选 根据频率计的设计要求，电路系统可划分为几个基本模块，如图1.1所示  图1.1 频率计组成模块框图 3.1 频率测量方案比较 3.1.1 直接测量法 大家都知道，如果根据基本原理实现对频率的数字化测量，是一种直接测量的手段，这种方法比较简单，如果能满足设计要求的话，应该作为首要的选择方案。下面我们简单分析一下使用该方法是否能满足设计要求，把被测频率信号经脉冲整形电路处理后加到闸门的一个输入端，只有在闸门开通时间T(以秒计)内， 被计数的脉冲送到十进制计数器进行计数。设计数器的值为N，则可以得到被测信号频率为f = N / T，经过对照数字化直接测量频率的原理我们可以发现，本测量在低频率段的相对测量误差较大，即在低频率段不能满足本设计的要求。 3.1.2 组合测频法 是指在高频时采用直接测量法，低频时采用直接测量周期法测信号的周期，然后换算成频率。这种方法可以在一定程度上弥补方法(1)的不足，但是难以确定最佳分测点，而且电路实现比较复杂。 3.1.3 倍频法 是指把频率测量范围分成多个频率段，使用倍频技术，根据频率段设置倍频系数，将经过整形的低频信号进行倍频后再进行测量，对高频率段则直接进行测量， 倍频法比较难以实现。 经过分析我们选择第二种方法测量，在1HZ~1MHZ量程上采用直接测量周期法测信号的周期，然后换算成频率，在100HZ~100MHZ量程上采用直接测量法。 3.2 理论误差分析 3.2.1直接测量误差 若所测频率值为fx, 被测频率的真实值为fxe, 标准频率为fs, 在一次测量中, 预置门时间为Tpr, 被测信号计数值为Nx, 标准频率信号计数值为Nx. 由于fx计数的起停时间都是由该信号的上升沿触发的, 因此在Tpr时间内对fx的计数Nx无误差, 在此时间内的计数Ns最多相差一个脉冲, 即?et ≤ 1, 则下式成立: fx / Nx = fs / Ns ----------(式3.1) fxe / Nx = fs / ( Ns + ?et ) ----------(式3.2) 可以分别推得 fx = fs Nx / Ns ----------(式3.3) fxe = fs Nx / ( N