THKTXZ-1型通信系统综合实验指导书111.doc

实验一 信号发生器系统实验 一、实验目的 1．了解多种时钟信号的产生方法。 2．掌握用数字电路产生伪随机序列码的实现方法。 3．了解PCM编码中的收、发帧同步信号的产生过程。 二、预习要求 阅读本实验原理部分内容，理解信号发生器系统的原理，熟悉各芯片的功能。 三、实验仪器仪表 1．THKTXZ-1型通信系统原理综合实验箱； 2．双踪示波器； 3．繁用表。 四、实验电路工作原理 时钟信号乃是其它各其它各级电路的重要组成部分，在通信电路及其它电路中，若没有时钟信号，则电路基本工作条件得不到满足而无法工作。因此，我们在做电子与通信原理各项实验时，必须先对所有的时钟信号加以了解、熟悉，以便能顺利地进行后面的各项实验。 （一）电路组成 信号发生器电路是供给实验箱各实验系统的各种时钟信号和其它有用信号与测试信号，实验电原理框图见图1-1所示： 图1-1信号发生器原理框图 图1-2是信号发生器电原理图，由以下电路组成： 1．内时钟信号源； 2．多级分频及脉冲编码调制（PCM CODEC）系统收、发帧同步信号产生电路； 3．伪随机序列码产生电路； 4．简易正弦信号发生器电路。 （二）电路工作原理 1．内时钟信号源 内时钟信号源电路由晶振J101（4.096MHz）、电阻R101和R102、电容C101、非门U101：A和U101：B、U106：B组成，若电路加电工作后，在U101：A的输出端输出一个比较理想的方波信号，输出振荡频率为4.096MHz，经过D触发器进行二分频，输出为2.048MHz方波信号，输出送到信号转接开关K101的1脚。 2．三级基准信号分频电路及PCM编码调制收发帧同步信号产生电路 该电路的输入时钟信号为2.048MHz的方波，即测量点TP101端，三级基准信号分频电路及PCM编码调制收发帧同步信号均由可预置四位二进制计数器（带直接清零）组成三级分频电路组成，逐步分频变成8KHz窄脉冲。 图1-3 信号发生电路输出波形图 U102、U103、U104（74LS161）的第二引脚为各级时钟输入端，输入时钟为2.048MHz、128KHz、8KHz。数据输入端P3、P2、P1、P0均接地，为低电平。这样每次均从零开始计数，当计数到16个脉冲后，其15引脚为进位输出端，输出一个被除16的128KHz、8KHz窄脉冲信号。各级的Q0、Q1、Q2、Q3输出均为2分频输出波形。由第一级分频电路产生的128KHz窄脉冲和由第二级分频电路产生的8KHz窄脉冲进行与非后输出，即为PCM编译码器中的收、发分帧同步信号，波形如图1-3所示。 3．伪随机码发生器电路 众所周知，伪随机序列，也称作m序列，它的显着特点是：（a）随机特性（b）预先可确定性（c）可重复实现。从而在实际通信领域中得到广泛应用。本书的电子与通信原理实验系统中的通信系统综合实验以及其它单元实验等，都用到伪随机码发生器，主要是作为数据源，用来产生伪随机序列。 本实验电路采用的是一种带有两个反馈抽头线圈的3级反馈移位寄存器。其原理如图1-4所示。若设初始状态为111（Q2Q1Q0=111），则在CP时 图1-4只有两个反馈抽头的伪随机序列码发生器 图1-5状态转移图 表1-1 CPU时钟 移位次数 转移状态 Q2 Q1 Q0 假设初始状态 1 1 1 第一次移位后所得到的状态 0 1 1 第2次移位后所得的状态 0 0 1 第3次移位后所得的状态 1 0 0 第4次移位后所得的状态 0 1 0 第5次移位后所得的状态 1 0 1 第6次移位后所得的状态 1 1 0 第7次移位后所得的状态 1 1 1 图1-6是本实验系统中伪随机序列码发生器的实际电原理图。从图中可知，这是由三级D触发器和异或门组成的3级反馈移存器。在测量点TP108处的码型序列为1110010周期性序列。该电路为了连续产生序列波形，防止全零状态出现，则将三级D触发器的Q端分别连接到非门U108：A（74LS10）的三个输入端，与非门的输出端接到D触发器U105：A（74LS74）的第四端（该端为置“1”），这样，一旦出现三级D触发器的输出端（Q端）出现全零状态时，或三级D触发器的Q端为全“1”状态。这时与非门的输出端立即输出低电平，使D触发器U105：A的Q端输出置“1”，电路又恢复正常工作，即电路不可能回到Q2Q1Q0=000状态。从而保证状态转移图在7个非0状态下循环。 该电路的工作时钟有32MHz、2KHz两种工作方式可供选择，由CPU中央集中控制单元进行控制，使输出不同速率的伪随机序列码序列。 4．简易正弦波信号发生器 图1-7是简易正弦信号发生器电路图，其实是一个截止频率为ωH二阶低通滤波器和一个截止频率为ωL的二阶高通滤波器组合而成。其二阶高通滤波器由U004：D、