第5章_时序逻辑电路 《数字电子技术知识基础》课件.ppt

第5章 时序逻辑电路;5.1 时序逻辑电路的基本概念;2、时序电路逻辑功能的表示方法;3、时序电路的分类;电路图;3;4;5; 解：由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此，分析时必须写出时钟方程。 （1）时钟方程： （时钟脉冲源的上升沿触发。） （当FF0的Q0由0→1时，Q1才可能改变状态，否则Q1将保持原状态不变。） 输出方程： 驱动方程： ;（2）将各驱动方程代入D触发器的特性方程，得各触发器的 次态方程： （CP由0→1时此式有效） （Q0由0→1时此式有效） （3）作状态转换表、状态图、时序图 ;; 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。;5.3.1 寄存器;2、 移位寄存器;4位右移寄存器; 电路的时序图 ;;4位左移寄存器; 单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。;（3）双向移位寄存器;3、集成双向移位寄存器74HC194;在数字电路中，能够记忆输入脉冲个数的电路称为计数器。;（1）同步3位二进制加法计数器;时序图;电路图;（2）同步3位二进制减法计数器;时序图;电路图;（3）同步3位二进制可逆计数器;同步3位二进制可逆计数器逻辑电路图 ;1）4位集成二进制同步加法计数器74HC161/163;74HC163的引脚排列和74HC161相同，不同之处是74HC163采用同步清零方式。;;74HC163 (手册P80) ;;2)双4位集成二进制同步加法计数器CD4520;3)4位集成二进制同步可逆计数器74HC191;4) 4位集成二进制同步可逆计数器74HC193;3位二进制异步加法计数器;时钟方程：;3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。;3位二进制异步减法计数器;时钟方程：;3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器???应接成T＇型。;二进制异步计数器级间连接规律;4位集成二进制异步加法计数器74HC197;选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。;状态方程;电路图;十进制同步减法计数器;状态方程;比较，得驱动方程：;（3）十进制同步可逆计数器;（4）集成十进制同步计数器;集成十进制异步计数器74HC90;1、用同步清零端或置数端归零构成N进置计数器;用74HC163来构成一个十二进制计数器。;用74HC197来构成一个十二进制计数器。;用74HC161来构成一个十二进制计数器。;（4）提高归零可靠性的方法;;（5）计数器容量的扩展;;例 用74HC160组成48进制计数器。; 在此种接线方式中，只要片0的各位输出都为1，片1可以接收到进位信号进行计数。当片1的各位输出都为1，一旦片0的各位输出都为1，片2才可以接收进位信号进行计数。;5．组成分频器;6．组成序列信号发生器;例 试用计数器74HC161和数据选择器设计一列发生器。 ;7．组成脉冲分配器 计数器74HC161和译码器 74HC138组成的脉冲分配器 ;应用一：游戏机操作手柄电路中的移位寄存器;应用二：倒计数器;应用三: 延时报警器;;;