2011年下半年网络学院《数字逻辑电路》 作业2答案.docVIP

2011年上半年网络学院《数字逻辑电路》 作业2 填空题： 具有直接复位端和置位端的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为__________________。 基本RS触发器使用时不允许同时为_____________，即必须满足_____________的条件，这个条件也称为基本RS触发器输入信号的约束条件。 按逻辑功能来划分，触发器可分为RS触发器，______________触发器，______________触发器和T触发器等四种类型。 每个触发器可记录___________位二进制码，因为它有___________个稳定态。 三态门有三种输出状态_____________、_____________和____________，分别代表三种不同的逻辑值。 欲使JK触发器按工作，则J.K触发器输入端J=K=_________，或J=_________，K=__________。 构造一个模10同步加1计数器，至少需要_________个触发器。 时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为________________和________________两种类型。 根据计数过程中数字增减规律的不同，计数器可以分为___________计数器、____________计数器和____________计数器。 一个五位二进制加法器，由00000状态开始，向经过35个输入脉冲后，此计数器的状态为_________________________。 一个存储容量为1K×8的存储器，能存________位二进制数。 设一片RAM芯片的容量为1024×4，扩展为4096×8，求计算机片数_____。 将一个包含有16384个基本存储单元的存储电路设计成8位为一个字节的ROM，该ROM有______________个地址，有________________个数据读出线。 一个同步时序逻辑电路可用__________________、__________________和__________________三组函数表达式描述。 Mealy型时序逻辑电路的输出是_____________的函数，Moore型时序逻辑电路的输出是______________的函数。 模(16)10二进制码减法计数器的初始状态为Q8Q4Q2Q1=0101，经7个时钟作用后，它的状态Q8Q4Q2Q1=_________________。 某存储芯片的容量为64K×16，则其地址线和数据线分别为_________条和__________条。 下图所示JK触发器电路上，加入周期性的时钟脉冲，设Q的初始状态为0，试画出各触发器Q端的波形。 1 CP CP 在图示电路中，设原态=00，经过3个CP脉冲作用后，的状态是什么？并画出三个脉冲作用后的波型图。 CP 四. 根据下图所示的电路和波形，画出Q端波形。 A CP B CP A B Q 五. 分析下图所示电路的功能。 F CP 六．时序逻辑电路如图： “1” “1” CP 写出驱动方程； 写出状态方程； 说明为同步时序电路还是异步时序电路； 画出状态转换图； 七．一个奇偶校验电路输入为ABC三位二进制代码，当输入ABC中有奇数个1时，输出F为1，否则输出为0，试设计该逻辑电路，要求： 1）列出真值表 2）写出逻辑函数 3）画出用异或门实现该逻辑功能的逻辑图。 八．设触发器的初始状态为0，已知时钟脉冲CP及A,B端的波形如图所示，画出J端，端及Q端波形： CP A A B B CP