第2章(蓝底白字)对萨达.ppt

2.2.2 MCS-51单片机组成 1. 8位CPU 2. 片内ROM/EPROM、RAM 3. 片内并行 I/O接口 4. 片内16位定时器/计数器 5. 片内中断处理系统 6. 片内全双工串行I/O口 CPU 要执行哪条指令, 就把该指令所在单元的地址送上地址总线。 在程序执行中, 当PC的内容被送到地址总线后, PC的值会自动加 1, 即(PC)← (PC)+1, 指向CPU 下一条要执行的指令地址。 为保证逐级正确返回, 进入栈区的“断点”数据应遵循“先进后出”的原则。SP用来指示堆栈所处的位置, 在进行操作之前, 先用指令给SP赋值, 以规定栈区在RAM区的起始地址（栈底层）。当数据推入栈区后, SP的值也自动随之变化。MCS - 51 系统复位后, SP初始化为07H。 DPTR 主要用来存放 16 位地址, 当对 64 KB外部数据存储器空间寻址时, 作为间址寄存器用。在访问程序存储器时, 用作基址寄存器。 MCS-51单片机引脚 （1）电源引脚：VCC 、VSS （2）I/O口：4个8位并行 I/O 接口引脚P0.0～P0.7 、P1.0～P1.7 、P2.0～P2.7 和P3.0～P3.7均为多功能引脚，可自动切换用作数据总线、地址总线、控制总线或一般I/O。 （3）时钟：XTAL1、XTAL2 （4）控制线 ALE/PROG： 地址锁存允许信号端 PSEN： 外部程序存储器读选通信号端 EA/VPP：程序存储器选择信号端和编程电源输入端 RST/VPD：复位和后备电源输入端 2. 各个端口引脚在作输入口之前，都要先向对应的口寄存器中写“1”，不然不能作输入口用。 3. P3口作第二功能使用时，相应的口锁存器必须为 “1” 状态。 4. 如果使用了外部存储器，不要再写P0口。 2.7 MCS-51计数/定时器的原理 8031 有2个可独立控制的16位定时器/计数器：T0、T1。 2.8 中断系统 一、 中断概念 所谓“中断”，是指CPU执行正常程序时，系统中出现特殊请求，CPU暂时中止当前的程序，转去处理更紧急的事件，处理完毕后，CPU返回原程序的过程。 中断与子程序的最主要区别： 子程序是预先安排好的,“显式”调用； 中断是随机发生的，“隐式”调用。 2.5.4 中断处理过程 一、中断响应条件 1．有中断请求信号 2. 系统处于开中断状态 二、中断响应过程 1．保护断点：将断点地址压入堆栈保存，即当前PC值入 栈。 2．寻找中断源：中断服务程序硬件入口?PC，转入中断 服务。 3．中断处理：执行中断源所要求的程序处理段。 4．中断返回：执行RETI指令，栈顶内容?PC，程序跳转 回断点处。 （3） 机器周期: 一个机器周期包含 6 个状态周期S1~S6, 也就是 12 个时钟周期。 在一个机器周期内, CPU可以完成一个独立的操作。 （4） 指令周期: 它是指CPU完成一条操作所需的全部时间。 每条指令执行时间都是有一个或几个机器周期组成。MCS - 51 系统中, 有单周期指令、双周期指令和四周期指令。 2.5 并行输入/输出接口 图 2.5 P0 口内部一位结构图 1. P0口 2. P1、P2和P3口 P1、P2 和P3 口为准双向口, 内部差别不大, 功能有所不同。P1口是用户专用 8 位准双向I/O口, 具有通用输入/输出功能, 每一位都能独立地设定为输入或输出。当有输出方式变为输入方式时, 该位的锁存器必须写入“1”, 然后才能进入输入操作。 P2口是 8 位准双向I/O口。外接I/O设备时, 可作为扩展系统的地址总线, 输出高8位地址, 与P0 口一起组成 16 位地址总线。 对于 8031 而言, P2 口一般只作为地址总线使用, 而不作为I/O线直接与外部设备相连。 表 2.7 P3口的第二功能 说明： 1. P0口内部没有上拉电阻（其他都有），所以作通用IO口用时为“开漏”输出，必须外加上拉电阻。在作总线使用时不需要加上拉。其他的口可加可不加。 （上拉电阻的阻值确定，5.1K或者4.7K都可以）。 实质是计数器，脉冲每一次下降沿，计数寄存器数值将加1。 计数的脉冲如果来源于单片机内部的晶振,由于其周期极为准确，这时称为定时器。计数的脉冲如果来源于单片机外部的引脚，由于其周期一般不准确，这时称为计数器。 +1计数器 溢出 中断