用于智能功率集成电路PTG-LDMOST.docVIP

用于智能功率集成电路PTG-LDMOST 　　摘要：提出一种用于智能功率集成电路的基于绝缘体上硅(sOI)的部分槽栅横向双扩散MOs晶体管(PTG-LDMOsT)。PTG-LDM0sT由传统的平面沟道变为垂直沟道，提高了器件击穿电压与导通电阻之间的折衷。垂直沟道将开态电流由器件的表面引向体内降低了导通电阻，而且关态的时候耗尽的JFET区参与耐压，提高单位漂移区长度击穿电压。仿真结果表明：对于相同的1 O微米漂移区长度，新结构的击穿电压从常规结构的111V增大到1 92V，增长率为73％。 　　关键词：SOI；PTG-LDMOST；击穿电压；导通电阻 　　1.引言 　　绝缘体上硅(SOI)衬底较常规硅衬底具有完全绝缘、高速、高集成度等优点。横向双扩散MOS晶体管(Lateral Double-diffused MOS Transistor，LDMOST)是智能功率集成电路的核心器件。功率器件设计的主要目标是能够采用相对简单的工艺流程制造出满足击穿电压(Breakdown Voltage，BV)要求的低比导通电阻(Specific On-resistance，Ron,sp)器件，即优化击穿电压与导通电阻之间的折衷。常规横向功率器件的电流通道在器件的表面，此时高密度、高速电子在高电场下容易进入器件表面氧化层，带来可靠性问题。而且由于器件的载流子集中在器件的表面，导致电流通道面积减小，最终带来高的导通电阻。因此，使电流均匀分布在漂移区中成为功率器件设计面临的挑战之一。国内外学者提出一些新槽栅结构以解决这个问题。工程中很难获得优质的栅氧层，特别是栅氧的底部成为器件可靠性下降的根源。基于此，本文提出具有部分槽栅的LDMOST(Panial Trench Gate LDMOST,PTG-LDM-OST)，并采用器件仿真软件MEDICP]分析了新结构的击穿电压和比导通电阻特性，对应的栅长等于漂移区厚度减去1微米，而常规槽栅LDMOST(TG-LDMOST)的栅长等于漂移区厚度。 　　2.器件的结构及其m作原理 　　图1为常规SOl LDMOST结构图。栅位于器件的表面，因此开态时器件的沟道也是在器件的表面。尽管可以采用栅电极场板，但器件仍然易于在p-base/N-drift结或场板的末端发生提早击穿，从而降低器件的击穿电压。并且由于表面沟道作用，开态时电流仅仅沿器件的表面传输，增加导通电阻的同时降低器件的可靠性。图2为本文提出的部分槽栅SOI LDMOST结构图。开态时，纵向沟道将电流引向漂移区内部，增大了电流流通的截面积，降低了导通电阻。新结构中没有源端表面的高电场，因此器件的击穿电压得到了明显的提高。另外，槽栅还使得电流远离常规SOI LDMOST源侧的高电场区，因此新结构降低热载流子效应，提高器件的可靠性。最后，部分槽栅使得器件更易于实现，削弱由于栅氧(底部)缺陷所带来的可靠性问题。Ldrifl、Ddrift和Ndrifl分别表示漂移区长度、厚度和掺杂浓度。Dgate为栅的厚度，下文取值为漂移区厚度减l微米，Dbox为埋氧层厚度，下文取值为2微米。 　　 　　3.真结果及讨论 　　图3为器件的击穿电压(BV)和比导通电阻(Ron,sp)与漂移区掺杂浓度(Ndrift)之间的关系曲线。当漂移区长度、厚度和埋氧层厚度分别为10微米、5微米和2微米时，常规SOI LDMOST击穿电压为111V，常规TG-LDMOST为174V，与此同时本文提出的SOI PTG-LDMOST击穿电压为192V，新结构的击穿电压较常规LDMOST结构提高了73％，较常规TG-LDMOST提高10％。图4可以看出新结构的表面电场分布比常规结构的高，这是由于槽栅结构没有源侧高电场峰，因此表面电场可以达到更高新结构才会发生击穿。再者，沟道区下部的JFET区亦参与耐压，因此新结构的面积利用率更高。由该图还可以看出：两个结构的比导通电阻均随着漂移区掺杂浓度的增大而降低，但新结构的比导通电阻比常规SOI LDMOST低。 　　 　　图5和图6分别为开态时常规结构和新结构电流分布曲线。比较两个图可以看出，常规结构中大部分的电流分布于器件的表面，而新结构由于部分槽栅将沟道电流引导到漂移区内部，因此电流相对均匀分布于漂移区中。更为重要的是：新结构中电流不再集中于常规结构(图5所示)的高电场区，因此新结构的可靠性得到提高。 　　 　　图7为常规SOI LDMOST和本文提出的SOIPTG-LDMOST的比导通电阻(Ron,sp)随漂移区厚度(Ddrift)变化曲线。此时，器件的漂移区掺杂浓度取3×10％cm-3，漂移区长度和埋氧层厚度分别为10微米和2微米，栅的长度Dgate=Ddrift-1微米。由该图可以看出：两个结构的比导通电阻均随着漂移区厚度的增