课程设计之数字电子钟的设计.doc

综述　　数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。电子钟采用数字集成电路，使电子钟具有走时准确、性能稳定、携带方便等优点，电子钟用于定时自动报警、按时自动打铃、时间程序自动控制、定时广播及自动控制等各个领域。数字钟数字钟是一个对标准频率（1H）进行计数的计数电路在电路上加一个校时电路 图1-1 数字电子钟的基本逻辑框图 2 电路设计 下面介绍设计电路具体方案。数字电子钟的设计分为秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、整点报时电路的设计、校时电路的设计几个部分。 2.1 秒信号发生器的设计 由石英晶体的阻抗频率响应可知，它的选频特非常好，有一个极为稳定的串联谐振频率，且等效品质因数Q很高。只有频率为的信号最容易通过，且其他频率的信号均会被晶体所衰减。 2.1.1 采用频率＝3276Hz的石英晶体 D1、D2是反相器，D1用于振荡，D2用于缓冲整形。为反馈电阻（10~100MΩ），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移。最后输出=32768Hz 图2-1 石英晶体振荡电路 2.1.2 多级分频电路 将32768Hz脉冲信号输入到CD4060组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为： 32768/16384 = 2Hz 如图2-2。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图2-3。 图2-2 CD4060内部结构图2-3 分频电路 图2-4 秒信号发生电路原理图 2.2 时间计数电路的设计 秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用十进制计数器74LS90来实现时间计数单元的计数功能。个位与十位计数器均接成十进制计数形式，采用同步级联复位方式。选择十进制的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端，当计数器的输出端状态立即译码反馈清零，实现二十四进制递增计数；若选择十位计数器的输出端与个位计数器的输出端经与非门控制两片计数器的清零端，当计数器的状态，立即反馈清零，实现十二进制递增计数。敲击[Q]键可实现十二进制与二十四进制递增计数器的转换。 图2-5 74LS90实现的时间计数单元 2.3 译码显示电路 采用阴极七段数码管将译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平。译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路采用CD4511BC-7段译码驱动器，其芯片引脚如图2-6所示。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。 图2-6 CD4511BC芯片引脚图 图2-7 用CD4511BC芯片实现的译码显示电路 2.4 整点报时电路的设计 设计当中要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。利用与非门的相与功能，而已把分十位的QC 、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。本设计中采用74LS00与非门构成整点报时电路，如图2-8所示。 图2-8 用74LS00与非门实现的整点报时电路 2.5校时电路的设计 时钟出现误差时，需校准，这个时候分四个步骤：把小时计数器置到所需的数字；将分计数器置到所需数；将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。 校时电路的设计如图2-9所示： 图2-9 数字电子钟的校时电路 3 心得体会 在大二的期末我们做了数字电子课程设计，我设计的是数字电子钟，这是一次很重要的实践活动，在设计过程中不仅锻炼了我积极思考的好习惯，而且培养了我一丝不苟的作风，严谨求实的态度，踏踏实实的精