计算机系统结构第三篇 章 存储系统.ppt

第三章 存储系统（P130）;μProc 60%/yr.;3.1 并行存储器（P136）;高位交叉访问存储器： ;主存地址与结构参数的换算（P139）：;低位交叉访问并行存储器的加速机理：; K g=0 10.0 g=0.2 4.46 3.68 2.00 g=0.5 1.00 g=1 0 1 10 n;对于有n个存储体的主存系统，每个主存周期能取出的平均字数N就是加速比。设 p(k) 表示每个主存周期能取出k个字的概率，则：;2003.3.1;例题：P203，题5;3.2 存储层次原理及性能指标;基本依据：局部性原理（P13）; 模型：如右图所示，存储层次由n层组成， 满足3个不等式：TiTi+1，SiSi+1，cici+1。;3.2.2 存储层次的性能指标（P132-P134）; (2) 单价：（美分/bit）;(3) 速度：表现访问速度的参数很多，包括访问周期、存取周期， 存取时间等，访问周期与命中率有关。; 访问效率：这是一个相对值，便于不同系统之间的比较。;例3.1：假设T2=5T1，在命中率H为0.9和0.99两种情况下， 分别计算存储系统的访问效率。 解：当H＝0.9时，e1＝1／(0.9＋5(1－0.9))＝0.72 当H＝0.99时，e2＝1／(0.99＋5(1－0.99))＝0.96 ; 这里所说的“预取”技术，并不是根据对程序执行的未来趋势进行猜测以提前调入数据，而仅仅是在发生不命中情况时把调入1个数据字改为调入1个数据块的策略。即当发生不命中的时候,把M2存储器中相邻n个单元的数据组成一个数据块都取出来,送入M1存储器中。根据程序的局部化原理，在当前使用数据周围的其它数据未来被使用的几率大于远处数据，所以该数据块中被提前调入的邻近数据很可能成为未来的命中点，从而提高命中率。 采用这种预取技术后新的命中率为：;按照定义，原不命中率 ，新不命中率 ，并且有 。 由于预取使得每块数据中的不命中次数降低了n倍，所以有 。此式可改写为 ， 整理得 。;对 H’ 公式的理解;例3.3：在一个Cache存储系统中，当Cache的块大小为一个 字时，命中率为H＝0.8；假设数据的重复利用率为 5，计算Cache的块大小为4个字时，Cache存储系统 的命中率是多少？假设T2=5T1，分别计算访问效率。 解：n＝4×5＝20，采用预取技术之后，命中率提高到： Cache的块大小为一个字时，H＝0.8，访问效率为： e1＝1／(0.8＋5(1－0.8))＝0.55… Cache的块大小为4个字时，H＝0.99，访问效率为： e2＝1／(0.99＋5(1－0.99))＝0.96 ; 加速比（P193）;例3.4：在一个虚拟存储系统中，T2＝105 T1，原来的命中率 只有0.8，现采用预取技术，访问磁盘存储器的数据 块大小为4K字，如果要求访问效率不低于0.9，计算 数据在主存储器中的重复利用率至少为多少？ 解：假设数据在主存储器中的重复利用率为m， 根据前面的给出关系： 解这个方程组，得到m＝44，即数据在主存储器中 的重复利用率至少为44次。 ; 例3.5 有一个109字节的程序被装入右图所示的M3准备运行。假定指令字长=1字节，程序中无转移指令和内存读/写指令。;解：;思考题： P202，题3（课内讨论）。;存储层次的管理方式(P147);段式虚拟存储器的地址映象;段式虚