基于FPGA的PCI总线接口多通道DMA控制器的设计.docVIP

基于FPGA的PCI总线接口多通道DMA控制器的设计 基于FPGA的PCI总线接口多通道DMA控制器的设计与实现 吴杰张保平时间：2009年11月06日字体：大中小 摘要：利用FPGA芯片设计PCI总线接口的多通道DMA控制器的基本原理及实现方法。关键词：FPGA PCI DMA BD 在现代测控系统和通信领域，对数据传输速率要求越来越高。对于一般的多通道通信应用，为了减轻CPU负担实现数据的高速传输，采用多路DMA控制器进行DMA方式传输尤其重要。此外，总线性能也是制约通信能力的重要因素，ISA、EISA和MCA等扩展总线已无法适应高速数据传输的要求，而PCI局部总线以其优异的性价比和适应性已成为大多数系统的主流总线。多通道DMA控制器提供PCI和Local 2种总线接口，实现了CPU和通信控制器之间数据的DMA方式传输控制；支持burst传输和BD操作，完成二总线上多通道之间的总线仲裁和状态转换。因此，利用FPGA芯片设计实现PCI界面的多通道DMA控制器成为多通道高速通信的首选解决方案。1芯片选择和设计应用本设计选用Quicklogic公司的QL5232-208 FPGA芯片来满足设计要求。QL5232-208可提供32位/33MHz PCI Master/Target ESP(硬核)，支持3.3V/5V PCI接口应用环境，符合PCI2.2规范。QL5232有12万门、1 302个逻辑单元，25 344位的RAM可用于构建FIFO。目前的设计可实现4通道双向DMA控制器。内部控制器和接口逻辑用VHDL语言实现，移植方便，可以加快开发进程。本多通道DMA控制器设计已经应用于路由器中多通道高速同步串行接口模块，其硬件框图如图1所示。它与CPU接口采用标准的32位PCI总线，可以接多至5个高速串口模块，每个模块可提供8个同/异步串行接口(V35/V28接口)，同步串口速率可达2Mbps。最大传输速率可达132MBps，与后端控制器采用Local Bus接口。CPU采用Motorola公司的MPC8240，串口通信控制器采用SIEMENS公司的SAB82538(8串口同/异步串口通信控制器)。 2多通道DMA控制器功能模块多通道DMA控制器与CPU接口采用32位/33MHz PCI2.2局部总线，接口线包括CLK、FRAME#、TRDY#、IRDY#、STOP#、DEVSEL#、IDSEL、AD[31：0]、C/BE[3：0]、PERR#、SERR#、REQ#、GNT#、RST#。与串口通信控制器采用Local Bus，接口信号线包括LCLK、LHOLD、LHOLDA、ADS#、LW/R#、BLAST#、LA[31：2]、LD[31：0]。FPGA芯片包括ESP(PCI内核)和可编程逻辑。ESP与CPU接口提供标准的PCI总线，与内部逻辑提供主/从控制器接口线；可编程逻辑部分包括内部寄存器、配置空间、Slave直接写模式、DMA读、DMA写等功能模块。其内部结构框图如图2所示。 ESP是FPGA芯片内含的硬核PCI控制器，符合32位/33MHz PCI 2.2规范的主/从(Master/Target)控制器。ESP作为Master时，支持0插入等待周期的PCI burst传输；作为Target时，读操作插入3个等待周期，写操作自动插入2个等待周期。PCI Master接口提供Mst_Burst_Req(Input)信号，由用户控制请求使用PCI总线。PCI Target接口提供Usr_Select、Usr_Rdy(Input)信号由用户控制设备地址是否译码选中及Target设备是否准备好，可用于插入等待周期；提供Usr_Adr_Valid(Output)信号则通知设备地址期开始，地址和命令信息有效；提供Usr_Adr_Inc(Output)信号则指示前一个数据传输结束，地址应该增加。此外，与用户可编程的接口还提供读写信号、地址数据线、命令/字节使能线、系统出错报告等信号线。内部寄存器包括DMA命令状态寄存器、中断结果寄存器、BD list首址寄存器、PCI通道访问地址寄存器、Local Bus通道访问地址寄存器、DMA长度计数器(包括PCI总线DWORD计数器和Local Bus字节计数器)。为节省资源，用RAM实现这些寄存器功能。配置空间实现标准的256字节寄存器空间配置。基址寄存器用低10位要求210字节的PCI空间。配置空间模块还实现地址和读写译码功能。多通道DMA控制器模块是设计的核心，主要完成对内部寄存器Target的读写及对后端接口芯片直接存取模式和DMA传输功能。DMA传输时，DMA控制器在PCI总线和Local总线上都作为Master。配置空间操作结束后，通过Target操作读写内部寄存器和后端芯片片内寄存器。