计算机原理精品教学（华南理工大学）5-2 存储系统和结构.pptVIP

* M×N举例： 16K×1， 64K×4， 4K×8 * 存取周期用直接关系到计算机的运算速度。 TM TA * 四种不同长度的数据一个紧接着一个存放。 * 四种不同长度的数据都必须从存储字的起始位置开始存放，而空余部分浪费不用。 * * * 作业讲评2 [P85: 4]指令长度12位，每个地址码占3位。设计指令系统包括：4条三地址指令、8条二地址指令，180条单地址指令。 … 4条三地址指令 000 XXX YYY ZZZ 011 XXX YYY ZZZ … 8条二地址指令 100 000 XXX YYY 100 111 XXX YYY … 180条一地址指令 101 000 000 XXX 111 110 011 XXX OP A1 A2 A3 ∵ 180D=010 110 100B, ∴101 000 000+010 110 100-1=111 110 011B 最多一地址指令为300Q=192D条 [P85: 5]指令长度12位，每个地址码占3位。能否设计包括：4条三地址指令、255条一地址指令，64条零地址指令？ … 4条三地址指令 000 XXX YYY ZZZ 011 XXX YYY ZZZ … 255条一地址指令 100 000 000 XXX 111 111 110 XXX … 最多8条零地址指令 111 111 111 000 111 111 111 111 OP A1 A2 A3 ∵ 255D=011 111 111B, ∴100 000 000+011 111 111-1=111 111 110B [P85: 5]指令长度12位，每个地址码占3位。能否设计包括：4条三地址指令、255条一地址指令，64条零地址指令？ OP A1 A2 A3 若三地址指令已有K=4种，零地址指令有L=64种 则一地址指令最多条数为： = 244 255 3 3 3 3 所以不可能设计出这种指令系统 [P86: 18]设堆栈计算机中，用一地址指令PUSH、POP的零地址指令ADD、MPY写出计算机下式： Z=(A×(B+C+D)×E+F×F)×(B+C+D) 其逆波兰表示法为 Z=ABC+D+×E×FF×+BC+D+× 堆栈计算机的运算规则： 将栈顶的两个数出栈送入运算器中， 运算器结果将进栈 按逆波兰式次序数值依次进栈，遇到运算符则将栈顶的两个数送入运算器进行运算，结果将压下堆栈 [P86: 18]设堆栈计算机中，用一地址指令PUSH、POP的零地址指令ADD、MPY写出计算机下式：Z=(A×(B+C+D)×E+F×F)×(B+C+D)Z=ABC+D+×E×FF×+BC+D+× PUSH A PUSH B PUSH C ADD ；B+C PUSH D ADD ；B+C+D MPY ；A×(B+C+D) PUSH E MPY ; A×(B+C+D) ×E PUSH F PUSH F MPY ; F×F ADD ;A×(B+C+D) ×E+F×F PUSH B PUSH C ADD ;B+C PUSH D ADD ;B+C+D MPY ; POP Z 第五章 存储系统和结构 5.1 存储系统的组成 5.2 主存储器的组织 5.3 半导体随机存储器和只读存储器 5.4 主存储器的连接与控制 5.5 提高主存读写速度的技术 5.6 多体交叉存储技术 5.7 高速缓冲存储器 5.8 虚拟存储器 5.1.2 存储系统层次结构 对存储器的要求是： 容量大，速度快，成本低。 为解决三者的矛盾，目前通常采用多级存储器体系结构 存取速度 容量 成本 ($/KB) CPU 10ns 512B 1800 缓存 20~40ns 128KB 72 主存 60~100ns 512MB 5.6 虚存 10~20ms 60~228GB 0.23 CPU Cache 主 存 辅 存 软件、硬件 硬 件 虚拟存储器 存储系统层次结构 对存储器的要求是： 容量大，速度快，成本低。 为解决三者的矛盾，目前通常采用多级存储器体系结构 CPU Cache 主 存 辅 存 软件、硬件 硬 件 虚拟存储器 速度 快 慢 低 大 高 小 容量 成本 高速缓冲存储器 存储系统层次结构 存储系统的分层结构 为解决存储容量、存取速度和价格之间的矛盾，通常把各种不同容量、不同存取速度和不同成本的存储器按一定的