计算机原理精品教学（华南理工大学）5-4 存储系统和结构.pptVIP

* 当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。 * 写出8K的地址空间 * MAR可以接受来自程序计数器的指令地址或来自运算器的操作数地址，以确定要访问的单元。 MDR是向主存写入数据或从主存读出数据的缓冲部件 * 两个部件之间还有软连接，即CPU向主存发出的读或写命令，这才是两个部件之间有效工作的关键 * 由于CPU和主存储器在速度上不匹配，而且在一个CPU周期中可能需要用几个存储器字，这便限制了高速计算， * 缺点：访问主存的冲突大 * 用地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。 * 交叉存储器的带宽确实大大提高了 * * Cache存储器已在大、中、小及微型机上普通采用。 1。Cache保存主存活跃信息，2。辅助硬件完成Cache与主存间地址、信息的自动转换 3。从CPU看：CACHE的速度、主存的容量 * 是一个地址转换登记表， * 是一个地址转换登记表， * 是一个地址转换登记表， * 是一个地址转换登记表， 复习思考题13 对16K×8位存储器芯片： 其地址线有14条, 数据线有8条 SRAM与DRAM相比： 速度较高的是SRAM 主存使用的是DRAM 需要刷新和再生的是DRAM 若RAM芯片有1024个单元， 用单译码方式，地址译码器有1024条输出线 用双译码方式，地址译码器最少有64条输出线 EPROM是指可擦除可编程存储器 第五章 存储系统和结构 5.1 存储系统的组成 5.2 主存储器的组织 5.3 半导体随机存储器和只读存储器 5.4 主存储器的连接与控制 5.6 多体交叉存储技术 5.7 高速缓冲存储器 5.8 虚拟存储器 5.4 主存储器的连接与控制 主存容量的扩展 由于存储器芯片的容量有限，为满足实际存储器的容量要求，需要对存储器进行扩展。 主要是地址线、控制线、数据线的连接。 根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即 扩展方法—— 位扩展法、字扩展法、字位同时扩展法 总容量 芯片容量 总片数＝ 主存容量的扩展——位扩展法 位扩展 指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。 位扩展的连接方式 将各芯片的地址线、片选线和读/写线相应地并联 将各芯片的数据线单独列出。 举例： 用64K×1的SRAM芯片组成64K×8的存储器，需要8个芯片。 容量 地址线数 数据线数 存储器 64K×8 16 8 存储芯片 64K×1 16 1 主存容量的扩展——位扩展法 64K×8 芯片组 A15～A0 D7～D0 __ CS ___ WE __ CS A0 A15 D0 D7 ___ WE 64K×1 1 2 3 4 5 6 7 8 I/O I/O I/O I/O I/O I/O I/O I/O . . . . . . . . . . . . . . . . . . . . . . … … 地址总线 数据总线 . . 用64K×1的芯片组成64K×8的存储器。 地址线——16 根 控制线—— 片选线和R/W线 数据线—— 8 根(分别引出 各自并联 主存容量的扩展——字扩展法 字扩展 指仅在字数方向扩展，而位数不变。 位扩展的连接方式 将芯片的地址线、数据线、读/写线并联， 片选线单独列出。 举例 用1K×4的SRAM组成4K×4的存储器，需要4个芯片。 容量 地址线数 数据线数 存储器 4K×4 12 4 存储芯片 1K×4 10 4 主存容量的扩展——字扩展法 用1K?4位的芯片组成4K?4位的存储器 A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 ………………… 0 0 0 1 1 ………………… 1 0 1 0 0 ………………… 0 0 1 1 1 ………………… 1 1 0 0 0 ………………… 0 1 0 1 1 ……