计算机原理精品教学（华南理工大学）5-6-1 存储系统和结构.pptVIP

经快表和慢表进行页式VM地址变换的原理 页式VM管理的特点： 页内空间的浪费小。 由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段式来得方便。 快表 (相联存储器) 慢表 (在主存中,按地址访问) 相似之处 都是基于程序执行的局部性原理 把程序、数据划分为信息块，程序运行时，能自动把信息块在慢速存储器与快速存储器间进行调度 信息块的调度均采用一定的替换策略 均力图使存储系统的性能接近高速存储器，价格接近低速存储器。 虚拟存储器与“Cache—主存”层次的比较 虚拟存储器与“Cache—主存”层次的比较 层次 Cache—主存 主存—辅存 主要解决问题 速度 容量 信息块（字节） 十几~几十 几百~几百K 快、慢速度比 十几~几十 100~1000倍 CPU访问方式 有直接通道访问 需要I/O接口访问 信息块的调度、地址转换方法、替换策略的实现 全部由硬件实现 对各级程序员透明 由操作系统软件和辅助硬件实现 对系统程序员不透明； 对广大用户透明 不同之处 * ? Pi表示进位传递函数，当Xi、Yi中有一个为“1”时，若有低位进位输入，则本位向高位传送进位。 ? Gi表示进位产生函数，当Xi、Yi均为“1”时，不管有无低位进位输入，本位一定向高位产生进位输出。 推出的C1~C4只与本位数值位与最低位的进位C0有关,所以它们可同时形成----并行进位! * 抄出 * * 全相联映射法和直接映射法的折衷方案就产生了组相联映射法。 * * * 替换策略的选取要根据实现的难易，以及是否能获得高的命中率两方面因素来决定。 * 替换策略的选取要根据实现的难易，以及是否能获得高的命中率两方面因素来决定。 * L1负责响应L2，L1与L2一起维护两个cache的一致性，保证三级存储系统的一致性。 * 32b/双字 * 1961年英国人提出VM概念，访存时，用软、硬件结合的方法，将逻辑地址（虚地址）转化为物理地址（实地址）。 * 物理地址空间——cpu地址总线的宽度为m位，那么物理地址空间的大小用2m来表示。 * 画出页表 作业讲评3 P136：3设计一个9位先行进位加法器，每3位为一组，采用两级先行进位线路 C1=A1B1+(A1 ? B1)C0 C2=A2B2+(A2 ? B2)C1 C3=A3B3+(A3 ? B3)C2 定义两个辅助函数 进位传递函数: Pi= Ai ? Bi 进位产生函数: Gi= AiBi 将Pi、Gi代入前面的C1~C3式，可得： C1=G1+P1C0 C2=G2+P2 G1+ P2P1C0 C3=G3+P3 G2+ P3 P2 G1+ P3 P2P1C0 C3 FA A3 B3 C2 S3 FA A2 B2 C1 S2 FA A1 B1 C0 S1 3位BCLA加法器 A3~A1 B3~B1 S3~S1 C3 C0 P136：3设计一个9位先行进位加法器，每3位为一组，采用两级先行进位线路 C1=G1+P1C0 C2=G2+P2G1+ P2P1C0 C3=G3+P3G2+ P3P2G1+ P3P2P1C0 设G1*=G3+P3G2+ P3P2G1，P1*=P3P2P1C0 则有 C3=G1*+P1*C0 C6=G2*+P2*G1*+ P2*P1*C0 C9=G3*+P3*G2*+ P3*P2*G1*+ P3*P2*P1*C0 C0 3位CLA电路 3位BCLA加法器 A9~A7 B9~B7 S9~S7 P3* G3* C6 3位BCLA加法器 A6~A4 B6~B4 S6~S4 P2* G2* C3 3位BCLA加法器 A3~A1 B3~B1 S3~S1 P1* G1* C9 补码一位乘法算法流程图 开始 结束 [zi]补+[X]补→[zi]补 [zi]补+[-X]补→[zi]补 [z]补=0, i=0 YnYn+1 =? [zi]补不变 i=n+1？ [zi]补, Y右移一位，i=i+1 01 10 00或11 Y N 重复n+1步，但最后一步不移位 被乘数和符号(双符号) 和乘数(单符号)参加运算 部分积初值为0(双符号) 乘数末尾附加一个0 (Yn+1=0) 所得乘积是2n+1位 0 0.0 0 0 0 0. 1 0 1 1 0 Yn+1=0 + 0 0.1 1 0 1 YnYn+1=10, 加[-X]补