集成电路设计基础 06 MOS场效应管的特性.ppt

集成电路设计基础 06 MOS场效应管的特性.ppt

  1. 1、本文档共82页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 6.7.4 MOSFET的动态特性和尺寸缩小的影响 MOSFET电路等效于一个含有受控源Ids的RC网络。 Ids: Ids(Vgs) R: Ids(Vds),Rmetal,Rpoly-Si,Rdiff C: Cgs,Cgd,Cds,Cgb,Csb,Cdb,Cmm,Cmb Cg = Cgs+Cgd+ Cgb , 关键电容值 * MOSFET的动态特性,亦即速度,取决于RC网络的充放电的快慢,进而取决于 电流源Ids的驱动能力,跨导的大小, RC时间常数的大小, 充放电的电压范围,即电源电压的高低。 MOSFET的动态特性和尺寸缩小的影响 * MOSFET 的速度可以用单级非门(反相器)的时延 ?D来表征。 Scaling-down( L?,W?, tox?, VDD?) 对MOSFET 速度的影响: (L?,W?, tox?)?Ids? ??D 基本不变, 但是 VDD? 结论:器件尺寸连同VDD同步缩小,器件的速度提高。 MOSFET的动态特性和尺寸缩小的影响 } * 6.7.5 MOSFET尺寸按比例缩小的三种方案 1) 恒电场(constant electrical field) 2) 恒电压(constant voltage) 3) 准恒电压(Quasi-constant voltage) * Scaling-down的三种方案(续) 采用恒电场CE缩减方案, 缩减因子为?时, 各电路指标变化。 * Scaling-down的三种方案(续) MOSFET特征尺寸按?(?1)缩减的众多优点: 电路密度增加?2倍 ? ? VLSI, ULSI 功耗降低?2倍 ? 器件时延降低?倍 ?器件速率提高?倍 线路上的延迟不变 优值增加?2倍 这就是为什么人们把MOS工艺的特征尺寸做得一小再小,使得MOS电路规模越来越大,MOS电路速率越来越高的重要原因。 * MOS电容—测量 若测量电容的方法是逐点测量法—一种慢进程,那么将测量到这种凹谷曲线。 图 6.2 * MOS电容?凹谷特性测量 若测量电容采用高频方法,譬如,扫频方法,电压变化很快。共价键就来不及瓦解,反型层就无法及时形成,于是,电容曲线就回到Cox值。 然而,在大部分场合,MOS电容与n+区接在一起,有大量的电子来源,反型层可以很快形成,故不论测量频率多高,电压变化多快,电容曲线都呈凹谷形。 * 6.1.3 MOS电容的计算 MOS电容C仅仅是栅极对衬底的电容,不是外电路中可以观察的电容Cg, Cs 和Cd。MOS电容C对Cg,Cd有所贡献。在源极和衬底之间有结电容Csb,在漏极和衬底之间也有结电容Cdb。 另外,源极耗尽区、漏极 耗尽区都渗进到栅极下面的 区域。又,栅极与漏极扩散 区,栅极与源极扩散区都存 在着某些交迭,故客观上存 在着Cgs和Cgd。当然,引出 线之间还有杂散电容,可 以计入Cgs和Cgd。 图 6.3 * Cg、Cd的值还与所加的电压有关: 1)若VgsVT,沟道未建立,MOS管漏源沟道不通。 MOS电容 C = Cox,但C 对Cd无贡献。 Cg = Cgs + Cox Cd = Cdb 2)若VgsVT,沟道建立,MOS管导通。MOS电容是变化的,呈凹谷状,从Cox下降到最低点,又回到Cox。这时,MOS电容C对Cg,Cd都有贡献,它们的分配取决于MOS管的工作状态。 MOS电容的计算 * MOS电容的计算 若处于非饱和状态,则按1/3与2/3分配,即 Cg = Cgs + 2/3C Cd = Cdb +1/3C 那是因为在非饱和状态下,与栅极电荷成比例的沟道电流为 由Vgs和Vds的系数可知栅极电压Vgs对栅极电荷的影响力,与漏极电压Vds对栅极电荷的影响力为2:1的关系,故贡献将分别为 2/3与1/3 。 * MOS电容的计算(续) 若处于饱和状态,则 表明沟道电荷已与Vds无关,沟道已夹断。那么, Cg = Cgs + 2/3 C, Cd = Cdb + 0 在饱和状态下,沟道长度受到Vds的调制, * MOS电容的计算(续) 当Vds增加时,L?增大,Ids增加,那是因为载流子速度增加了,它与C的分配无关。然而,L?的增大是由于漏极耗尽层宽度有所增加,增大了结电容。故, Cg = Cgs + 2/3C Cd = Cdb + 0 + ?Cdb * 深亚微米CMOS IC工艺的寄生电容(数据) Cap. N+Act. P+Act. Poly M1

文档评论(0)

lizhencai0920 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6100124015000001

1亿VIP精品文档

相关文档