我集成电路基础_6.ppt

EE141 EE141 Digital Integrated CircuitsA Design Perspective Combinational vs. Sequential Logic Static CMOS Circuit Static Complementary CMOS 1、Inverter 2、 NAND 3、NOR 5、Complex CMOS Gate 或与非门 OAI 异或/同或逻辑 异或电路的实现 6、Transistor Sizing a Complex CMOS Gate 分析的基本思路 1）Inverter 2）NAND Logical Effort 二、Ratioed Logic 1、Active Loads 2、Pseudo-NMOS 4）Characteristics 三、 DCVS Logic 1、DCVS Structure 6、特点 下拉网络采用NMOS器件，并且两者是互斥的: 左边导通时右边关断; 右边导通时左边关断. 2 、Buffer / Inverter 3、与/与非门 下拉网络采用NMOS器件，并且两者是互斥的: 左边导通时右边关断; 右边导通时左边关断. 4、异或/同或门 两个下拉网络之间共用了晶体管，从而实现了面积开销的减少。 5、AO/AOI 1）属于静态逻辑. 2）属于双轨逻辑 out和outb有相同的延时 3）延时小. 因为有正反馈加速 4）面积小 因为NMOS多 5）功耗大 因为正反馈时存在短路 A A Out Out 四、Switch logic 开关逻辑 （传输管逻辑 transmission logic, pass logic) Types of switches 互补传输管逻辑 (transmission logic) NMOS传输管逻辑 (pass logic) 传输门 NMOS传输管 　　利用传输门的逻辑特点，可以简化CMOS逻辑电路。传输门体现了MOS管的双导通特性，为逻辑电路的设计增加了灵活性。 　　以NMOS传输门为例说明传输门的逻辑特点。分析CMOS传输门也只分析其中NMOS管功能即可。 VDD 0 0 VDD VDD VDD - Vt A = 1时 Y = B A B ? Y 但高电平有阈值损失 0 0/VDD 高阻 2) A = 0时 Y = 高阻 1 、传输管逻辑的特性 3) n-type switch高电平有阈值损失 (1) 必须用电平恢复电路 VDD 0 VDD - Vt VDD VDD VDD - Vt out + (2) 级联时应注意 VDD VDD - Vt VDD VDD - 2Vt VDD VDD VDD - Vt VDD 不好 可以 3) n-type switch高电平有阈值损失 2 、用传输管逻辑设计电路 设计时要消除输出的不确定状态 1) 设计原理 2) 传输管实现的与门 需要6个晶体管（产生非, 还要一个反向器 4个晶体管（产生B非，要一个反向器 问题：传输管逻辑能产生非逻辑吗？ 不能。 传输管逻辑是一种非完备的逻辑。 （可以实现与、或、非的逻辑是完备的）　　 解决方案：使用其他逻辑。 （需要非逻辑的部分使用反向器） A’ Y=A’B +AB’ 2) 传输管实现的异或门 3) 多路选择器(MUX--Multiplexer ) P1 1 1 P2 0 1 P3 1 0 P4 0 0 F B A (ａ) NMOS型 　　　 (ｂ)全传输门型 (C) CMOS型 　　　 CMOS结构的多路转换开关克服了NMOS结构所存在的传输高电平阈值电压损耗和串联电阻大的问题，但晶体管数目增加了一倍。 作业 写出电路图的逻辑式 五、互补传输（CPL）逻辑 Complementary Pass Transistor Logic 　　高性能设计中常使用CPL逻辑。基本思想（类似DCVSL）是接收真输入及其互补输入并产生真输出及其互补输出。 特点： １、采用差分方式，电路中总是存在互补的数据输入和输出。所以不必增加反向器来得到反信号。 ２、CPL属于静态门类型，因为定义为输出的节点总是通过一个低阻路径连到VDD或GND。 ３、CPL的设计具有模块化的特点。他们都采取完全相同的拓扑结构。只是输入的排列不同。这使得这类单元库的设计非常简单。较复杂的门可以通过串联标准的传输管模块来构成。 特点： 互补传输逻辑 与/