数1：TTL及CMOS互连.ppt

11 TTL与非门及CMOS门电路实验 实验目的 掌握TTL与非门主要参数及传输特性的测试方法。 了解CMOS非门电路的性能和特点。 熟悉TTL与CMOS器件的互连方法。 TTL与非门主要参数 输出高电平UOH ●指与非门有一个以上输入端接地或接低电平时的输出电平值。 ●空载时UOH必须大于标准高电平(USU = 2.4V )，接有拉电流负载时UOH将下降。 ●测试UOH的电路如图1所示。 TTL与非门主要参数 输出低电平UOL ●指与非门的所有输入端都接高电平的输出电平值。 ●空载时UOL必须低于标准低电平： USL = 0.4V，接有灌电流负载时UOL将上升。 ●测试UOL的电路如图2所示。 TTL与非门主要参数 输入短路电流IIS ●指被测输入端接地，其 余输入端悬空时，由被 测输入端流出的电流。 ●前级输出低电平时后级 门的IIS就是前级的灌电 流。一般IIS 1.6mA ， 测试IIS的电路见图3。 TTL与非门主要参数 TTL与非门的传输特性 CMOS集成电路的特点 静态功耗极低。74系列的TTL门功耗约为10mW，而CMOS电路只有0.01～0.1μW。 允许电源电压有较大波动。CMOS电路的电源电压范围为3～15V，当电源电压波动较大时仍能正常工作。 抗干扰能力强。CMOS电路抗干扰能力为1.5～6V，可达到电源电压的45％且随电源电压的增高抗干扰能力也增强,而TTL电路的抗干扰能力为0.8V左右，为电源电压的 16％。 扇出系数大。CMOS电路由于输入阻抗极高扇出系数可达到50。但由于CMOS电路的负载是容性负载,负载数目的增加会导致传输时间上升、工作速度下降。 温度稳定性好。 使用CMOS电路时注意问题： 由于CMOS电路的输入阻抗高，容易感应较高电压，造成绝缘栅损坏，因此CMOS电路多余或临时不用的输入端不能悬空，可以把它们并联起来或直接接到高电平（与非门）或低电平（或非门）上。 CMOS电源UDD接正极、USS接负极或地，绝对不能接反。 CMOS的输入电压应在USS ≤UI ≤UDD 范围内。 CMOS电路内部一般都有保护电路，为使保护电路起作用，工作时应先开电源再加信号，关闭时应先关断信号源再关电源。 TTL与CMOS门电路的互连： UCC = +5V时，TTL及CMOS门电路的主要参数： 由表1可见，当采用﹢5V电源电压时，TTL与CMOS的电平基本上是兼容的。 ●当用CMOS驱动TTL时，CMOS的UOH,min =4.9V，而TTL的 UIH,min = 2.0 V，CMOS的 UOLmax = 0.1 V，而TTL UIL,max = 0.8 V。 ●当用TTL驱动CMOS时，TTL的UOL,max = 0.4 V，而CMOS的UIL,max = 1.0 V可以满足需求，但当TTL的 UOH,min =2.4 V时，CMOS的UIH,min = 3.5 V，在此种情况下TTL不能直接驱动CMOS，此时可在TTL输出端与电源之间接上拉电阻，如图7 所示。 电阻R的取值可根据下式决定： 在忽略IIL,max情况下，其最小值 一般要求t ≤500ns，则由上式可得 Rmax = 8.3KΩ。 综合上述情况，通常R值取3.3 KΩ～4.7 KΩ。 如果CMOS电源较高，当用TTL驱动CMOS电路时，TTL输出端仍可接上拉电阻，但需采用集成电极开路门电路，或采用电平移动电路来实现电平的转换。CMOS驱动TTL电路时可采用CD4049或CD4050缓冲器/电平转换器等器件作为接口电路实现电平转换。 实验内容 测试TTL与非门（74LS00）的主要参数。 带载、不带载的输出高电平UOH 带载、不带载的输出低电平UOL 输入短路电流IIS 扇出系数 测试并绘制TTL与非门（74LS00）的电压传输特性。 按图5（b）接好电路，输入500HZ锯齿波信号，用示波器X-Y方式观察电压传输特性，并用坐标纸绘出曲线，标出UOH 、UOL 、UON 、UOFF ，计算出△1和△0。 实验内容 实验内容 用CD4007实现 ，画出接线图，将实验结果填入真值表中，并测出高、低电平值。 用CD4007实现 ，画出接线图，将实验结果填入真值表中。 总结要求 1.记录所测与非门的主要参数并与标准值