[工学]第四章 组合逻辑的分析与设计.ppt

* 算术逻辑单元ALU 集成算术/逻辑运算单元（AIU）能够完成一系列算术运算和逻辑运算。 管脚图如后图, A和B是预定的输入状态，根据输入 信号S2～S0选择八种不同的功能。74LS381的功能表如表所示 * 74LS381 能执行八种算术/逻辑运算，由功能选择端S0-S2决定功能选择。 选 择 算术/逻辑功能 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 清零 B减A A减B A加B A B A+B A·B 预置 一个N变量的二进制姨妈的输出包含了n个变量的所有最小项，例如，3线/8线译码器的8个输出包含了3个变量的最小项，如图所示，当使能端有效时，译码器处于译码状态，各输出端表达式为：{} 因此，应用n变量译码器实现逻辑函数时，可以首先将逻辑函数变换成最小项之和的标准形式，并在译码器输出端连接适当的与非门作输出级，就能获得任何形式的输入变量不大于n的组合逻辑函数 * 一位加法器（1-bit adder） 能够实现两个1位二进制数相加的运算 输出和与进位。 * 1位半加器 组合逻辑设计流程 step1：分析输入与输出，写出变量： 输入：两个加数 A , B 输出：两个加数的和：S， 进位：Co 输入与输出的关系（1位二输入加法的可能）： 0+0=0 0+1=1 1+0=1 1+1=10 黄色数字为和， 红色数字为进位。 半加器 A 加数 B 被加数 CO 进位输出 S 半加和 * step2：列出真值表 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 step3：写出逻辑函数 step4：画出逻辑图 * 1位全加器（考虑低位来的进位） 组合逻辑设计流程 step1：分析输入与输出，写出变量： 输入：两个加数 Ai , Bi 来自低位的进位：Ci-1 输出：两个加数的和：S， 向高位的进位：Ci Ai Bi Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 step2：列出真值表 * Ci = AiBi + AiCi-1 + BiCi-1 Si = AiBi’ Ci-1’ + Ai’Bi’Ci-1 + Ai’BiCi-1’ + AiBiCi-1 = Ai ? Bi ? Ci-1 step3:逻辑函数 * step4: * Ci = AiBi + AiBi’Ci-1 + Ai’BiCi-1 = AiBi + (AiBi’ + Ai’Bi)Ci-1 = AiBi + (Ai ? Bi)Ci-1 Si = Ai ? Bi ? Ci-1 * 全加器的逻辑符号 进位输入 加数 全加和 全加器 进位输出 被加数 * 练习：用一片3-8译码器实现1位全加器 S(A,B,Ci-1) = Σm(1,2,4,7) C(A,B,Ci-1) = Σm(3,5,6,7) * 多位二进制加法器 多位数相加时，要考虑进位 进位的方式 串行进位 超前进位 例：设计一个n(n=4)位二进制加法器，完成两个n位二进制的加法，输出1个n位的和，以及进位输出 Cout C3 C2 C1 C0 1 1 0 1 0 A3 A2 A1 A0 1 1 0 1 + B3 B2 B1 B0 + 1 1 0 1 --------------------- ---------- S3 S2 S1 S0 1 0 1 0 * 串行进位全加器 由四个一位二进制全加器通过串行级连组成四位二进制全加器 每一位全加器的进位输出，送给下一级的进位输入端。高位的加法运算必须等到低位的加法运算完成后，才能正确进行。 * 跟笔算相似,用全加器构成串行进位加法器.