第三章 内部存储器PPT课件.ppt

目的: 为解决CPU与主存之间的速度匹配问题,在一个存取周期中可以并行存取多个字 方法:采用字长W位n个容量相同的存储器并行连接组成一个更大的存储器. …… W位 W位 W位 M0 M1 ……. M n-1 并行主存系统 分类:并行主存系统有两种组成方式:单体多字方式和多体并行方式 提高访存速度的措施 采用高速器件 调整主存结构 1. 单体多字系统 W位 W位 W位 W位 W位 地址寄存器 主存控制器 . . . . . . 单字长寄存器 数据寄存器 存储体 采用层次结构 Cache –主存 增加存储器的带宽 2、多体并行系统 存储器的模块化组织　　一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块 2. 多体并行系统 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 体内地址 体号 体号 地址 00 0000 00 0001 00 1111 01 0000 01 0001 01 1111 10 0000 10 0001 10 1111 11 0000 11 0001 11 1111 顺序编址 各个体并行工作 M0 地址 0 1 … … n－1 M1 n n+1 … … 2n－1 M2 2n 2n+1 3n－1 M3 3n 3n+1 4n－1 … … … … 地址译码 体内地址 体号 体号 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 　体号 体内地址 地址 0000 00 0000 01 0000 10 0000 11 0001 00 0001 01 0001 10 0001 11 1111 00 1111 01 1111 10 1111 11 (2) 低位交叉 各个体轮流编址 M0 地址 0 4 … … 4n－4 M1 1 5 … … 4n－3 M2 2 6 4n－2 M3 3 7 4n－1 … … … … 地址译码 体号 体内地址 体号 (2) 低位交叉 各个体轮流编址 多体并行系统 存储器模块的组织方式.swf CPU同时访问多模块的过程.swf 低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽 时间 单体 访存周期 单体 访存周期 4.2 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足 T ＝ 4τ。 连续读取 4 个字所需的时间为 T＋(4 －1)τ (3) 存储器控制部件（简称存控） 易发生代码 丢失的请求源，优先级 最高 严重影响 CPU 工作的请求源， 给予 次高 优先级 4.2 控制线路 排队器 节拍 发生器 Q Q CM 来自各个请求源 … 主脉冲 存控标记 触发器 单体多字并行主存系统 如下图所示,多个并行工作的存储器共用一套地址寄存器,按同一地址码并行地访问各自的对应单元.适用于向量运算. 地址寄存器 地址 M0 M1 …. M n-1 W位 W位 …. W位 n*w 单体多字并行主存系统 3.多体并行主存系统 (1)多体交叉存储器组成: n个容量相同的存储器(或称为n个存储体),它们具有自己的地址寄存器、数据线、读写时序，可以独立编址地同时工作。 总 线 控 制 CPU 地址寄存器 地址寄存器 地址寄存器 地址寄存器 存 控 部 件 … … … … 0 4 M0 1 5 2 6 3 7 M1 M2 M3 数据 3.多体并行方式 (2)多体交叉编址 分为高位交叉(顺序方式)和低位交叉编址(交叉方式),见教材P.101 (3)多体交叉存储体分时工作原理 主存周期 主存周期 时间 启动M0启动M1 启动M2 启动M3 启动M0 启动M1 启动M2 启动M3 同时启动 分时启动 ? 1/4TM 1/2TM 3/4TM TM 3.字位同时扩展法:一个存储器的容量为M*N位,若使用l*k位的芯片(lM,KN),需要在字向和位向同时进行扩展.此时共需(M/l)*(N/k)个存储器芯片 字、位扩展，确定芯片数 芯片数=(要求组成主存容量)/(芯片容量) 组内位扩展 一组的芯片数=(主存数据位数)/(芯片位数) 组间字扩展 组数=主存字数/芯片字数 =(总芯片数)/(一组芯片数