第二章 80C51单片机的结构与原理.pptx

第2章 80C51的结构和原理;2.1 80C51单片机介绍;2.2 80C51单片机芯片内部结构及特点;2.2.1 80C51单片机的基本组成;一个8位的微处理器CPU。; 每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果 实现计算机控制。 ;二、80C51系列单片机的性能;一、结构图;;二、结构组成;1、中央处理单元;2、存储器;3、I/O接口;一、80C51单片机引脚;二、80C51单片机引脚功能; 电源引脚;时钟电路引脚;时钟电路引脚;控制信号引脚 ;控制信号引脚 ;控制信号引脚 ;控制信号引脚 ;I/O端口P0、P1、P2和P3;I/O端口P0、P1、P2和P3;I/O端口P0、P1、P2和P3;I/O端口P0、P1、P2和P3;I/O端口P0、P1、P2和P3;表2-1 P3端口引脚与复用功能表;运算器;运算器;运算器;运算器;运算器;运算器;运算器;运算器;2.3 80C51单片机的CPU;运算器;运算器;2.4 输出/输入端口结构;I/O端口概述;P1口结构： 输出驱动部分与P0口不同，内部有上拉负载电阻与电源相连。实质上，电阻是两个场效应管FET并在一起：一个FET为负载管，其电阻固定；另一个FET可工作在导通或截止两种状态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时，可将引脚快速上拉至高电平；当阻值很大，P1口为高阻输入状态。;P1口用作通用I/O P1口是一个准双向口。 在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。 当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。; P2口结构; P2口用作一般I/O口;P2口用作高8位地址总线; P0口结构; P0口作为一般I/O口使用; P0口作为地址/数据总线使用; P3口结构;“与非”门3的作用实际上是一个开关，决定是输出锁存器上的数据还是输出第二功能（W）的信号。当W=1时，输出Q端信号；当Q=1时，可输出W线信号。 编程时，可不必事先由软件设置P3口为第一功能（通用I/O口）还是第二功能。 当CPU对P3口进行SFR寻址（位或字节）访问时，由内部硬件自动将第二功能输出线W置1，这时，P3口为通用I/O口。 当CPU不对P3口进行SFR寻址（位或字节）访问时，即用作第二功能输出/输入线时，由内部硬件使锁存器Q=1。;当把P3口作为通用I/O口进??SFR寻址时“第二输出功能端”W保持高电平，打开“与非”门3，D锁存器输出端Q的状态可通过“与非”门3送至FET场效应管输出。 当P3口作为输入使用（即CPU读引脚状态）时，同P0—P2口一样应由软件向口锁存器写1。; P3口用作第二功能使用;2.4.5 端口的负载能力和接口要求; P1～P3口 P1～P3口的输出级接有内部上拉负载电阻，它们的每一位输出可驱动4个LS型TTL负载。作为输入口时，任何TTL或NMOS电路都能以正常的方式驱动80C51单片机(CHMOS)的P1～P3口。由于它们的输出级具有上拉电阻，所以也可以被集电极开路(OC门)或漏极开路所驱动，而无须外接上拉电阻。 对于80C51单片机(CHMOS)，端口只能提供几毫安的输出电流，故当作输出口去驱动一个普通晶体管的基极(或TTL电路输入端)时，应在端口与晶体管基极间串联一个电阻，以限制高电平输出时的电流。 P1～P3口也都是准双向口。作为输入时，必须先对相应端口锁存器写1。;2.5 80C51单片机的存储器;2.5.1 80C51存储器分类;图2-4 80C51存储器配置;上述三个存储空间地址是重叠的，80C51的指令系统采用不同的数据传送指令符号。;2.5.2 程序存储器地址空间;2.5.2 程序存储器地址空间;寻址方式;寻址方式;寻址方式;寻址方式;2.5.3 数据存储器地址空间;2.3.3 数据存储器地址空间;2.3.3 数据存储器地址空间;片内RAM地址空间;低128字节RAM（00H-7FH）;低128字节RAM（00H-7FH）;低128字节RAM（00H-7FH）;低128字节RAM（00H-7FH）;低128字节RAM（00H-7FH）;高128字节RAM（80H-FFH）;高128字节RAM（80H-FFH）;高128字节RAM（80H-FFH）;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分特殊功能寄存器介绍;5、部分