第二章 MCS-51单片机的硬件结构及工作原理.ppt

第二章 MCS-51 单片机的硬件结构与工作原理 2.1 MCS-51单片机的片内结构 2.2 MCS-51的封装与引脚 2.3 MCS-51单片机的CPU 2.4 MCS-51存储器的结构 2.5 复位电路 2.6 时钟电路 2.7 MCS-51单片机最小系统 2.1 MCS-51单片机的片内结构 MCS-51单片机的组成部件：微处理器（CPU）、数据存储器（RAM）、程序存储器（ROM/EPROM）、I/O并行口（P0口、P1口、P2口、P3口）、串行口、定时器/计数器、中断系统及特殊功能寄存（SFR） MCS-51单片机片内结构图 各功能部件说明： 1.数据存储器（RAM）：片内有128个字节（单元），片外最多可外扩至64K字节。 2. 程序存储器（ROM/EPROM/EEPROM）：8031无此部件；8051为4K ROM；8751为4K EPROM。片外最多可外扩至64K字节。 3.中断系统：具有5个中断源，2级中断优先权。 4.定时器/计数器：2个16位的定时器/计数器，具有四种工作方式。 MCS-51 CPU中的位处理器，是一个完整的1位微计算机，它有自己的CPU、位寄存器、I/O口和指令集。这个1位机在开关决策、逻辑电路仿真 、工业控制方面很有效；而8位机在数据采集、运算处理有优势。二者相辅相成，是单片机技术上的1个突破。 2.2 MCS-51单片机的封装与引脚 制造工艺为CHMOS的80C51/80C31除采用DIP封装外，还采用方形封装方式，为44只引脚。 3.I/O口引脚： P0、P1、P2、P3为4个8位I/O口的外部引脚. 2.2.1 电源及时钟引脚 ?XTAL2（18脚）：接外部晶体的另一端，在单片机内部，接至内部反相放大器的输出端。当采用外接晶体振荡器时，该引脚接收振荡器的信号。 2.2.2 控制引脚 RST/VPD（9脚） RST:单片刚接上电源时，其内部各寄存器处于随机状态，在此脚输入24个时钟周期宽度以上的高电平将使单片机复位。单片机正常工作时，此脚应为≤0.5V低电平。 VPD:备用电源输入端。当Vcc下降到低于规定的值，而VPD在其规定的电压范围内（5±0.5V）时，VPD就向内部RAM提供备用电源以保持内部RAM的数据。 PROG为本引脚的第二功能,对于EPROM型 单片机（8751），在EPROM编程期间，此引脚用来输入编程脉冲。 2.2.3 I/O口引脚 P0口：双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可带8个LSTTL负载。 P1口：8位准双向I/O口，可带4个 LSTTTL负载。 P2口：8位准双向I/O口，与地址总线 （高8位）复用。 P3口：8位准双向I/O口，双功能复用口。 2.3 MCS-51单片机的CPU 　 ALU、位处理器、累加器A、寄存器B暂存器以及程序状态字寄存器PSW和BCD码修正电路。 数据存送大都通过通过A，易形成“瓶颈”。 增加不经过累加器A的传送指令，既可以加快数据的传送速度，同时又可减少“瓶颈”现象的发生。 是为执行乘法和除法操作设置的，在不执行乘法、除法操作的情况下，可作普通寄存器使用。 乘法：A、B存放乘数和被乘数，乘积存放 在BA寄存器对中。 除法: 被除数取自A,除数取自B，商存放在A,余数存放于B。 OV（PSW.2）溢出标志位:当执行算术指令时，由硬件置1或清0，以指示是否溢出。 P（PSW.0）奇偶标志位:每个指令周期都由硬件来置位或清除，以表示累加器A中值为1的位数的奇偶数。 P=1，则A中1的个数为奇数。 P=0，则A中1的个数为偶数。 此标志位对串行口通讯中的数据传输有的意义，常用奇偶检验的方法来检验数据传输的可靠性。 2.3.2 控制器 控制器是单片机的神经中枢。单片机执行指令是在控制器下进行的。 一条指令的执行过程： 取指令→分析指令（指令译码）→执行指令 包含部件：指令部件、时序部件和微操作控制部件。 指令部件介绍 程序计数器PC PC中存放的内容：下一条将要执行的指令在程序存储器中的地址。 PC的位数决定了单片机对程序存储器可以直接寻址的范围。 思考：MCS-51系列单片机，寻址范围是多少？ 程序计数器的基本工作方式： （1）顺序执行时，PC自动加1。 （2）执行转移指令时，PC被置入新值，从而使程序流向改变。 （3）执行子程序调用或响应中断时，单片机自动完成下