数字电路—门电路逻辑代数组合逻辑电路分析及其应用.ppt

由两个与非门构成的基本RS触发器。 9.6 RS触发器 1. 基本RS触发器 一对具有互非关系的输出端，其中Q 的状态称为触发器的状态。 一对输入端子均为低电或有效。 第2页 1 2 Q Q SD RD 基本RS触发器的工作原理 ①当RD=0、SD=1时：Qn+1=0，置0功能； SD端称为置“1”端，只要它为低电平，输出即为“1”。 RD端称为清“0”端，只要它为低电平，输出即为“0”。 SD RD Qn Qn+1 0 0 0 不定 0 0 1 不定 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 ②当RD=1、SD=0时：Qn+1=1，置1功能； ③当RD=1、SD=1时：Qn+1不变，保持； ④当RD=0、SD=0时：Qn+1不定，禁止态。 基本RS触发器的次态真值表 特征方程： Qn+1 = SD + RD ? Qn 约束条件： SD + RD = 1 第2页 基本RS触发器的波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图。 置0 置1 置1 禁止 保持 置1 置1 Q 保持不定 Q 第2页 2. 同步RS触发器 CP＝1时，触发器输出状态由R和S及Qn决定。 CP＝0时，RD=SD悬空为1，无论输入何态，触发器均保持原态不变。 第2页 钟控RS触发器功能真值表 第2页 主要特点 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 保持 波形图 第2页 钟控RS触发器的特征方程 特征方程： Qn+1 = S + R ? Qn 约束条件： S· R= 0 钟控RS触发器的状态转换图 S＝1，R＝0 S＝× R＝0 0 显然，触发器的状态转换图也可反映触发器输出状态随输入及输出的现态而变化的情况。 因此，描述触发器状态变化的方法有四种：逻辑表达式、真值表、时序波形图及状态转换图。 1 S＝0，R＝1 S＝ 0 R＝ × RS取值表示输入变量的现态 0或1表示输出变量的状态 箭头表征了输出变量的转换情况 第2页 低电平触发端 高电平触发端 电压控制端 复位端 低电平有效 放电端 4.5～16V 9.7 555定时器电路及其功能 输出缓冲器 N沟道CMOS 放电开关管 RS触发器 电压比较器 电路组成 第2页 闪光器 异或门和同或门的逻辑图符号 异或门功能：相异出1；相同出0。 异或门真值表 4. 异或门 同或门真值表 同或门功能：相同出1；相异出0。 5. 同或门 第2页 9.3 组合逻辑电路分析基础 第2页 1. 组合逻辑电路的分析 在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为组合逻辑电路。 所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。 组合逻辑电路的一般分析步骤如下： ①用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系； ②用公式法或者卡诺图法化简，写出最简逻辑表达式； ③根据最简逻辑函数式列出功能真值表； ④根据真值表写出逻辑功能说明，以便理解电路的作用。 第2页 分析该电路的逻辑功能。 2. 组合逻辑电路的设计 组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。 组合逻辑电路设计步骤如下： ① 根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0和1各表示一种状态，找出逻辑函数和逻辑变量之间的关系； ② 根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式； ③ 化简逻辑函数； ④ 根据最简逻辑表达式画出逻辑电路； ⑤ 验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。 第2页 用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。 设红、绿、黄灯分别用A、B、C表示，灯亮时为正常工作，其值为1，灯灭时为故障现象，其值为0；输出报警信号用F表示，正常工作时F值为