第5章数字电子电路的设计型实验.ppt

第5章数字电子电路的设计型实验 实验5. 1智力竞赛定时抢答器的设计 实验5.2 N(N≥6)台设备顺序控制器的设计 实验5. 3交通信号灯控制器的设计 实验5. 4洗衣机控制器的设计 实验5. 5步进电动机控制器的设计 实验5. 6霓虹灯控制器的设计 实验5. 7声、光控制节能开关电路的设计 实验5. 8 100进制加/减计数器的设计 实验5. 9蔬菜大棚低成本温度计的设计 实验5. 10数字密码锁的设计 实验5. 11 GAL时序逻辑电路的设计 实验5. 12基于FPGA的滚动字符控制器的设计 实验5. 13基于FPGA的数字频率计的设计 附录开发工具MAX + PLUS II操作指南 实验5. 14脉搏计的设计 实验5. 1智力竞赛定时抢答器的设计 一、实验目的 (1)熟悉用8D锁存器74HC273和专用频道译码玛区动集成电路CH233设计抢答器的方法。 (2)掌握用十进制同步加减计数器74HC192 , 4线一七段译码/驱动芯片74HC48、时基集成芯片555设计可预置时间的定时电路。 (3)掌握可控硅电路和集成音响电路的应用方法。 二、设计要求 (1)设计一个可同时供8名选手参加比赛的8路数字显示抢答器。选手每人一个抢答按钮，按钮的编号与选手的编号相同。 (2)主持人有控制开关，可以手动清零复位。 实验5. 1智力竞赛定时抢答器的设计 (3)抢答器具有优先抢答功能，先按按钮的选手编号能被锁存显示，并有音响提示。与此同时，封锁输入电路，禁止其他选手抢答，优先抢答选手的编号显示一直保持到主持人将系统清零时为止。 (4)抢答器具有定时抢答功能，且一次抢答时间由主持人设定，当主持人按过“开始”键后，定时器立即减计时，并用显示器显示剩余抢答时间，同时扬声器发出暂短的声响，声响持续时间0. 5 s左右。 三、设计原理与参考电路 1.设计原理 能够实现设计要求的方案很多，其中将抢先按下按钮的编号用锁存器锁存，然后送入专用频道数译码电路，直接驱动数码管显示抢答者编码的电路框图如图5-1所示。 实验5. 1智力竞赛定时抢答器的设计 2. 8路抢答器的参考电路 如图5-2所示。它由8个常开按钮开关和8只电阻组成抢答器的输入电路、8D锁存电路、音响提示电路、抢答者编号数字显示电路等。8D锁存器74HC273的引脚图和功能表分别如图5-3 (a),(b)所示。利用专用的频道数显译码电路CH233，实现将二进制数码转换成十进制数码，该集成电路输出电流大，可直接驱动数码管。选用KD型“叮咚”音乐集成电路作为音响提示电路。图5-2中的S0为主持人用于清除抢答信号的自动复位常闭按钮开关。VD9 , R11, R13组成低电平清零电路，主持人按下S0再松手接通电源时，锁存器便被第1脚的 端的瞬间低电平清零，随即， =UH便进人正常的工作状态。 实验5. 1智力竞赛定时抢答器的设计 当主持人发出抢答命令后，假设编号第6的人按下按钮S6，此时，锁存器的输入端D6=UH , VD1~VD8组成的或门输出高电平，给晶闸管控制端一个脉冲，晶闸管VS导通，锁存器的第11脚CP端由低电平翻转为高电平的上升沿脉冲，锁存器将D6数据送到输出端Q6，并锁存Q6=UH状态，所以输出数据Q6=UH保持不变。然后经译码/驱动数码管显示“6。与此同时可控硅VS导通时产生的触发信号经C2送到音响提示电路触发音乐集成电路工作，使扬声器B发出提示音响。此后，无论谁按动按钮，都不能使锁存器存储的数据发生变化，音响提示电路也不会再产生音响，直到主持人按下S0，使电路自动断电复位时为止。 实验5. 1智力竞赛定时抢答器的设计 3.定时电路设计 主持人根据抢答题的难易程度，设定该题的抢答时间，通过预置时间电路对计数器进行预置，选用十进制同步加/减计数器74HC192进行减计数，计数器的时钟脉冲由555时基电路构成的“秒”信号源提供。参考电路如图5-4所示。 四、实验内容及步骤 (1)按照设计要求，分别进行单元电路设计、整体电路图设计，画好原理电路图。 (2)按照设计好的原理电路图，在标准板或面包板上搭接实际电路。 (3)按单元分块，锁存器电路一译码显示电路一控制电路一可预置时间定时电路的顺序，逐块调试电路。 实验5. 1智力竞赛定时抢答器的设计 (4)进行整体电路调试，观察抢答器工作情况，并记录结果。 五、设计报告要求 (1)题目设计要求。 (2)画出总电路框图及总体原理电路图。 (3)设计思想及基本原理分析。 (4)单元电路分析。 (5)测试结果及调试过程中所遇到的故障分析。 (6)设计过程中的体会与创新点。 (7)元件采购清单。 实验5.