数字逻辑 精品课件（第讲至第11讲）.ppt

第 1 讲 课时授课计划 课 程 内 容 第 2 讲 课时授课计划 课 程 内 容 第 3 讲 课时授课计划 课 程 内 容 第 4 讲 课时授课计划 课 程 内 容 第 5 讲 课时授课计划 课 程 内 容 第 6 讲 课时授课计划 课 程 内 容 第 7 讲 课时授课计划 课 程 内 容 第 8 讲 课时授课计划 课 程 内 容 第 9 讲 课时授课计划 课 程 内 容 第 10 讲 课时授课计划 课 程 内 容 第 11 讲 课时授课计划 课 程 内 容 2. 计算机端口地址译码 来自8086 CPU PC/XT系统板上I/O端口译码电路 译码器 译码是编码的逆过程，是组合逻辑电路的一个重要器件 。 译码：将表示特定意义信息的二进制代码翻译出来。 译码器：实现译码功能的逻辑电路； 二进制译码原则： 用n位二进制代码可以表示2n个信号，所以对n位代码译码时，应由2n ≥N来确定译码信号位数N。 译码器按用途可分为下列三类： ⑴ 变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2n译码和842BCD码译码两类。 ⑵ 码制变换译码器：用于实现各种编码之间的转换，如BCD码之间的转换，8421码转换为余3码等。 ⑶ 数字显示译码器：主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED译码驱动器和LCD译码驱动器两类。 1. 二进制译码器 将输入二进制代码译成相应输出信号的电路。 电路结构 译码器有输出高电平有效和输出低电平有效两中类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 逻辑表达式 逻辑图 电路特点：与门组成的阵列 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。 真值表 输入：自然二进制码 输出：低电平有效 功能扩展：2片74LS138组成4-16线译码器 当E=1时，两个译码器均不工作，输出都为高电平。 当E=0时，译码器工作。 当A3=0时，1号片工作，输出由输入二进制代码A2A1A0决定。 当A3=1时，1号片不工作，输出全为高电平1。2号片工作，输出由输入二进制代码A2A1A0决定。 真值表 2. 二-十进制译码器 将4位BCD码的十组代码翻译成0~9十个对应输出信号的电路。有4个输入端、10个输出端，所以又称为4-10线译码器。 逻辑表达式 0 1 2 3 9 0 1 2 3 8 0 1 2 3 7 0 1 2 3 6 0 1 2 3 5 0 1 2 3 4 0 1 2 3 3 0 1 2 3 2 0 1 2 3 1 0 1 2 3 0 A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y = = = = = = = = = = 将与门换成与非门，则输出为反变量，即为低电平有效。 A 0 A 1 A 2 A 3 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 8 Y 9 1 1 1 1 集成8421 BCD码译码器74LS42 内容： 显示译码器 计算机端口寻址 译码器实现组合逻辑函数 目的与要求： 1. 掌握七段半导体数码显示器的工作原理和使用方法。 2. 了解常用显示器件的特点和应用场合。 3. 掌握数码显示译码器的工作原理及其与显示器配 合使用的方法。 4. 掌握用译码器实现组合逻辑函数的方法。 重点与难点： M