第三章 组合逻辑电路的分析与的设计.ppt

第3章 组合逻辑电路 解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 3.2.2 组合逻辑电路的设计方法 设计过程的基本步骤： 得最简与—或表达式： （4）画出逻辑图: 例3.4.3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警） 和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现。 （3）根据要求，将上式转换为与非表达式： 例3.4.3：设计一个将余3码变换成8421码的组合逻辑电路。 解：（1）根据题目要求，列出真值表： （2）用卡诺图进行化简。 （注意利用无关项） 逻辑表达式： （3）由逻辑表达式画出逻辑图。 3.3 加法器和数值比较器 加法器——实现两个二进制数的加法运算 1、半加器和全加器 1）半加器——不考虑低位来的进位，将两个1位二进制数相加。 列出半加器的真值表： 2）全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 3.3.2 数值比较器 一、 数值比较器的基本概念及工作原理 数值比较器——比较两个位数相同的二进制数大小的逻辑电路 2．多位比较器 例：2位数值比较器 由真值表写出逻辑表达式： 由表达式画出逻辑图： （2）并联方式 本章小结 1．逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。 2．可用两种方法化简逻辑函数，公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。 卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。 3．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 4．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。 5．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图 6．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。 7．上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少 8．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 二、集成数值比较器及其应用 1．集成数值比较器7485（4位二进制数比较器） 输入 A（a3a2a1a0） B (b3b2b1b0)：输出（A B）= 1 （1）逻辑符号： A：四位二进制数输入（3为高位） AB、AB、A=B：输出，高有效 a b、a b、a = b：控制输入端， 高有效 （2）逻辑功能： B：四位二进制数输入（3为高位） A（a3a2a1a0） B (b3b2b1b0)： （A B）= 1 A（a3a2a1a0）= B (b3b2b1b0)： 由控制输入决定 2．数值比较器的位数扩展 （1）串联方式 例1 用2片7485组成8位二进制数比较器。 低位的输出与高位的控制输入连接 并联方式比串联方式的速度快。 用5片7485组成16位二进制数比较器 例2：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。 解: A3～A0：8421BCD码 B3～B0：0100（十进制数4） A ＞ B输出端用于判别 * * 3.2 组合逻辑电路的分析和设计方法 3.3 加法器和数值比较器 3.4 编码器和译码器 3.7 组合逻辑电路中的竞争冒险 3.1 组合逻辑电路的基本知识 3.5 数据选择器和分配器 3.6 用中规模集成电路实现组合逻辑函数 逻辑电路 组合 逻辑电路 时序 逻辑电路 功能：输出只取决于 当前的输入。 组成：门电路，不存在记忆元件。 功能：输出取决于当前的输入和原来的状态。 组成：组合电路、记忆元件。 3.1 组合逻辑电路的基本知