电子音乐盒课程设计.doc

微机原理与接口技术 课程设计报告 设 计 题 目： 电子音乐盒的设计 学 院 名 称： 专 业： 通信工程 班 级： 组 员： 指 导 教 师 ： 2011年1月7日星期五 电子音乐盒的设计 一．设计目的 1.掌握电子音乐盒的设计原理与设计方法 2.熟悉汇编的上机环境，会利用轻松汇编和proteus 7设计一个程序和电路图的链接 3.掌握8253A的使用方法，学会写8253A的方式控制字和计数器初值 二． 设计内容 设计一个电子音乐盒，其内部能装入两首乐曲，并分别受两个按键控制，1#控制第一首乐曲，2#控制第二首乐曲。按键没按下时，没乐曲播放，当按下1#时，第一首乐曲播放，按下2#时，第一首乐曲播放停止，第二首乐曲开始播放，当再按下1#时，第二首乐曲停止播放，如此循环下去。 总体设计 1.系统的硬件设计框图如图一所示： 根据设计要求，初步设计思路如下： （1）定时器2工作在方式3（方波发生器），可产生不同频率的方波，由此方波控制扬声器就可得到频率不同的声波。定时器2发出的方波频率可以控制声音频率；调节定时器2的工作时间，则可以控制发声的音长。 （2）两个按键通过锁存器74LS244来控制播放乐曲时时几号键按下的，当1#按下时，锁存器地址为7FH, 执行比较指令，若是则转入第一首乐曲播放子程序处执行，播放第一首乐曲。当2#按下时，锁存器地址为0BFH，再执行比较指令，若是则转入第二首乐曲播放子程序执行，此时播放第二首乐曲。 2.硬件设计 1）乐曲输出电路如图2所示 图2 乐曲输出电路 2）8253A结构框图如图3所示 图3 8253A结构框图 8253具有3个独立的计数通道，采用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。 　　一、8253内部结构 　　8253芯片有24条引脚，封装在双列直插式陶瓷管壳内。 　　1.数据总线缓冲器 　　数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。这是8253与CPU之间的数据接口，它由8位双向三态构成，是CPU与8253之间交换信息的必经之路。 　　2.读／写控制 　　读／写控制分别连接系统的IOR#和IOW#， 由CPU控制着访问8253的内部通道。接收CPU送入的读／写控制信号， 并完成对芯片内部各功能部件的控制功能， 因此， 它实际上是8253芯片内部的控制器。A1A0：端口选择信号，由CPU输入。8253内部有3个独立的通道和一个控制字寄存器， 它们构成8253芯片的4个端口，CPU可对3个通道进行读／写操作3对控制字寄存器进行写操作。 这4个端口地址由最低2位地址码A1A0来选择。如表9.3.1所示。 　　3.通道选择 　　(1) CS#——片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。 　　(2) RD#、WR#——读／写控制命令，由CPU输入， 低电平有效。RD#效时，CPU读取由A1A0所选定的通道内计数器的内容。WR#有效时，CPU将计数值写入各个通道的计数器中， 或者是将方式控制字写入控制字寄存器中。CPU对8253的读／写操作如表9.3.2所示。 　　4.计数通道0～2 　　每个计数通道内含1个16位的初值寄存器、减1计数器和1个16位的（输出）锁存器。8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位计数器，可进行二进制或十进制（BCD码）计数。采用二进制计数时， 最大计数值是FFFFH， 采用BCD码计数时。 最大计数值是9999。与此计数器相对应， 每个通道内设有一个16位计数值锁存器。必要时可用来锁存计数值。 　　当某通道用作计数器时，应将要求计数的次数预置到该通道的计数器中、被计数的事件应以脉冲方式从CLK端输入， 每输入一个计数脉冲，计数器内容减“1”，待计数值计到“0”。 OUT端将有输出。表示计数次数到。当某个通道用作定时器时。 由CLK输入一定频率的。根据要求定时的时间长短确定所需的计数值。并预置到计数器中，每输入一个时钟脉冲，计数器内容减“1”， 待计数值计到“0”。OUT将有输出，表示定时时间到。允许从CLK输入的时钟频在1～2MHz范围内。因此，任一通道作计数器用或作定时器用，其内部操作完全相同，区别仅在于前者是由计数脉冲进行减“1”计数。 而后者是内时钟脉冲进行减“1”计数。作计数器时