全数字锁相环的的研究与的设计毕业的设计.doc

全数字锁相环的的研究与的设计毕业的设计.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
全数字锁相环的的研究与的设计毕业的设计

本科毕业论文(设计、创作) 题  目: 全数字锁相环的研究与设计                                         全数字锁相环的研究与设计 摘 要 本文主要描述了一种设计一阶全数字锁相环的方法,首先分析了课题研究的意义、锁相环的发展历程研究现状,然后描述了全数字锁相环的各个组成部件,并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计,并且分别使用仿真工具MAX+plus II逐个验证各个模块的功能。最后,将各个模块整合起来,建立了一个一阶全数字锁相环的电路,利用仿真工具MAX+plus II 验证了它的功能的能否实现,仿真结果与理论分析基本符合。 关键词:全数字锁相环;VHDL;数字滤波器;数字振荡器;锁定时间 Design and research of ALL Digital Phase-Locked Loop Abstract In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; VHDL; Digital filter; Digital oscillator, Locking time 目  录 1 引言(绪论)……………………………………………………………………5 1.1 课题研究的目的意义………………………………………………………5 1.2 锁相环到全数字锁相环的发展历程………………………………………5 1.3现状和发展…………………………………… ……………………6 1.4设计工具及设计语言…………………………………………………7 2 全数字锁相环的结构与工作原理………………………………………………7 2.1 鉴相器……………………………………………………………………10 2.2变模可逆计数器(模数K可预置) ………………………10 2.3加减脉冲电路 …………………………………………………………10 2.4除H计数器 …………………………………………………………10 2.5 除N计数器…………………………………………………………10 3全数字锁相环的设计与仿真…………………………………………………… 10 3.1 鉴相器的设计………………………………………………………

您可能关注的文档

文档评论(0)

189****7685 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档