课程的设计多路抢答器的设计.docVIP

课 程 设 计 报 告 学生姓名: 李宗博 学 号： 2011309030119 学 院: 电气工程学院 班 级: 电自1116 题 目: 多路抢答器设计 指导教师： 职称: 教授 2013年 9 月 9 日 一、课程设计任务： 1、本次课程设计的目的是： (1)、使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识； (2)、掌握电子元件的焊接、电气元件的安装、连线等基本技能，培养学生阅读电气原理图和电子线路图的能力； (3)、在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。 2、本次课程设计的内容和要求： 多路抢答器设计内容： (1)、抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。 (2)、当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮； (3)、有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。当达到限定时间时，发出声响以示警告。 (4)、在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。亦可倒计时显示。 (5)、至少4路信号抢答设计。 多路抢答器设计要求： (1)、按照设计指标的要求，完成所选题目仿真电路的设计； (2)、完成收音机的焊接和调试； (3)、完成设计说明书（即设计报告）的书写。 二、设计方案的原理及流程框图： 设计方案的原理： 该电路主要的芯片：编码器74LS148，译码器74LS138，锁存器74LS273。 抢答开始时，74LS148的各引脚均输出高电平，EI端为低电平，处于允许输入状态，受编码器输出端的影响，芯片74LS273即锁存器的CLK端为低电平，即使得锁存器的输出端保持低电平，因此经或非门的影响，在某选手抢答成功前，“抢答显示灯”处于“亮”的状态，同时74LS160的ENP、ENT端处于高电平状态，使得计数器一直处于计数状态（最大到60秒），并在58秒时，计数器高电平触发蜂鸣器和发光二极管，若在有限的时间内，8位选手均为抢答，则计数器达到60秒时，高位向ENP、ENT端输入低电平，使计数器保持在60秒，此时各位选手均处于禁止输入状态，直至主持人按下清零开关。 当某位选手抢答成功时，编码器的输出端的某引脚为低电平，经过各个门电路的影响，锁存器的时钟信号CLK端为上升沿，此选手的“信息”被锁存，此时“选手序号显示器”显示该选手的序号，此时锁存器的输出端信号经过门电路“反馈”到时钟信号CLK端，使得CLK保持低电平，而编码器的EO端为高电平，经由门电路，反馈到EI端，EI端被置高电位，使其他的选手出去抢答禁止状态；而此时经由门电路输出的低电平使得“抢答显示灯”的电平实现了“高——低”的转换，而计数器的ENP、ENT端也被置为低电平，计数停止；锁存器输出端经过译码器74LS138的译码，使得对应的“选手显示灯”、蜂鸣器以及发光二极管被置于高电平。故有选手抢答时，“选手显示灯”以及发光二极管发光、蜂鸣器被激发、计数器停止计数、“选手抢答显示灯”熄灭。 当选手抢答完成后，主持人端按下服务开关，抢答计数器的～CLK端置低电平，答计数器清零，同时ENP、ENT端被置高电平，计数器处于可计数状态，与此同时，由于复位开关的影响，编码器的输出为高电平，锁存器的输出为低电平，经过门电路的影响，“选手抢答显示灯”被置高电平，再次被点亮；“选手显示灯”被置低电平，熄灭，同时蜂鸣器和发光二极管也从高电位转换到低电位，停止工作。故实现了各个位置的复位功能。 设计方案的流程图： 三、设计过程中的主要器件： 整个设计过程的主要芯片是加法计数器74LS160、优先编码器7 4LS148、锁存器74LS273、译码器74LS138以及数码管等器件。以下介绍设计过程中的主要芯片 (1)、选手的抢答过程的完成主要依靠优先编码器74LS148来完成： （管脚图） 上图为有限编码器74LS148的管脚图。74LS148 为 8 线－3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式， 将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。 利用选通端（EI）和输出选通端（EO）可进行八进制扩展。 1——4、11——13 编码输入端(低电平有效) 5 选通输入端(低电平有效) 6、7、9 三位二进制编码输出信号即编码输出端(低电平有效)