DDS信号源设计电子技术课程设计.docVIP

电子技术 设计说明书 题目： DDS信号设计1 选题背景 2 1.1 背景 2 1.2 设计任务 2 2 方案论证 2 2.1 可选方案 2 2.2 方案比较 3 3 设计过程 3 3.1 DDS的基本原理 3 3.2 基本参数确定 4 3.3 器件选择 4 4 各单元电路及其工作原理 4 4.1频率控制字产生电路 4 4.2相位累加及锁存电路 5 4.3 正弦函数表 6 4.4 D/A转换电路 7 4.5 低通滤波电路 8 4.6 555脉冲产生电路 8 4.7 消抖电路 9 4.8 电源滤波 9 5 总原理图 10 6 元器件清单 11 7 结果分析 11 8 存在的问题及改进意见 12 9 总结 12 参考文献 14 选题背景 1.1 背景 在电子技术日新月异的形势下，信息技术随之迅猛发展。信息是存在于客观世界的一种事物现象，人们正是通过信息的获取、存储、传输和处理等来不断认识和改造世界的。而信号作为信息的载体，是指带有信息的随时间或其他自变量变化的物理量或物理现象，信号时使用极为广泛的基本概念，无论是在自然科学领域，还是在社会科学领域都存在大量的应用研究问题。 直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成（Very Large Scale Integration,简称：VLSI）、复杂可编程逻辑器件（Complex Programmable Logic Device,简称：CPLD）、现场可编程门阵列（Field Programmable Gate Array，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。 1.2 设计任务 设计一个正弦波信号具体要求如下： 输出信号的频率范围为~1500Hz，步进为10Hz。要求输出信号无明显失真。 发挥部分： 矩形波和三角波进一步扩大输出信号范围减小步进频率。 由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每个2n时钟周期输出一个周期的正弦波。所以此时有f0=fc/2n, 式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数。 更一般的情况，频率控制字是m时，每2n /m个时钟周期输出一个周期的正弦波。所以此时有：f0=(m×fc)/ 2n,式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数，m为频率控制字。这个是DDS系统最基本的公式之一。由此可以得出： 输出信号的最小频率（分辨率）为：f0min= fc / 2n 输出信号的最大频率为：f0max=（Mmax×fc）/ 2n DAC 每信号周期输出的最少点数为：K=2n / Mmax 当 N 比较大时，对于很大范围内的 M 值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。 3.2 基本参数确定 本次课程设计选用8位的相位寄存器，即N取8。则可以算出响应的参数： Fc= f0min×2n=100HZ×28=25.6KHZ 频率控制字为从1~15 3.3 器件选择 1）需要产生15个不同的频率控制字，则选用16可逆计数器74LS193 2）相位累加器采用加法器与寄存器结合的方式，选用市面常用的74LS283两片级联成八位加法器，寄存器选用8为寄存器74HC574。 3）存放正弦函数表采用可电擦除的E2PROM，本次选用AT29C512。 4）D/A转化器采用市面常见的DAC0832。同时选用与DAC0832配合使用的运算放大器NE5532。 各单元电路及其工作原理 4.1频率控制字产生电路 如图4-1，使用十六进制可逆计数器74LS193产生0~15的频率控制字，预置数的四个脚（15、1、10、9脚）统一置低电平（接地），预置数脚（11脚）接高电平，计数增和计数减（5脚和4脚）分别接两个按键，复位端（14脚）接如图复位电路，输出端（3、2、6、7脚）接到下一级电路，进位和借位端（12脚和13脚）不接。此电路可以通过按键来使输出端产生想要的频率关键字。 4.2相位累加及锁存电路 如图4-2，此电路中的74L