基于DDSSOPC谐波信号发生器设计外文翻译.docVIP

外文翻译 基于DDS/SOPC 的谐波信号发生器的设计 ZhiqiangZhang ，FengDong DDS)技术和一个可编程芯片的系统(SOPC)。,介绍了DDS经典的结构和一种压缩芯片设计。然后,DDS核心与压缩使用第二代的硬件描述语言(VHDL)来描述。作为一种提供的是Atera Inc处理器 .,柔软的核心和Nois II是基于嵌入式FPGA芯片 的。使用Nois II和其他模块,系统设计是在一个单一的FPGA芯上的。可扩展性改良了很多，如集成性能,这边文章讨论了DDS的原则尤其是优化结构的DDS核心和SOPC设计单FPGA。 关键词:DDS,SOPC、谐波信号发生器、噪音 引言 随着频率合成理论和高速大规模集成电路的发展, 作为一类重要仪器的信号发生器, 在通信、检测、导航等领域有着广泛的应用。特别是在高压电力系统的检测领域, 常常需要模拟电网谐波的标准信号源对检测设备的性能进行校验, 例如高压电力线路的相位检测, 避雷器的性能检测, 用户电能表的校准等。 1971 年3 月美国学者J.Tierncy, C.M.Rader 和B.Gold 首次提出了直接数字频率合成DDS( directdigital synthesis) 技术。这是一种从相位概念出发直接合成所需要波形的新的全数字频率合成技术。同传统的频率合成技术相比, DDS 技术具有极高的频纸。率分辨率、极快的变频速度, 变频相位连续、相位噪声低, 易于功能扩展和全数字化便于集成, 容易实现对输出信号的多种调制等优点, 满足了现代电子系统的许多要求, 因此得到了迅速的发展。 SOC( system on chip) 是20 世纪90 年代提出的概念, 它是将多个功能模块集成在一块硅片上, 提高了芯片的集成度并减少了外设芯片的数量和相互之间在PCB 上的连接, 同时系统性能和功能都有很大的提高。随着FPGA ( field programmable gaterray) 芯片工艺的不断发展, 设计人员在FPGA 上嵌入软核处理器成为可能, Altera 和Xilinx 公司相继提出了SOPC( system on a programmable chip) 的解决方案, 它是指在FPGA 内部嵌入包括CPU 在内的各种IP 来组成一个完整的系统, 在单片FPGA 内部实现一个完整系统的功能。 本文基于DDS/SOPC 技术设计了一种谐波信号发生器, 该系统把DDS 模块和微处理器控制部分集成到单片FPGA 芯片内部, 在一个芯片里实现了一个系统的功能, 因此可以大大减少处理器外围扩展路数目, 提高系统集成度, 降低外围电路布局走线的复杂度, 提高系统的抗干扰能力。由于FPGA 的可编程性, 所以系统的扩展和升级也更加容易。 DDS原理 直接数字频率合成是一种在直接合成波形阶段的基础上新的频率合成技术。使用阶段和振幅、相位的波形分割之间的关系和分配给相关地址[4]。DDS技术有许多优点比如快速交换、精细频率分辨率、低相位噪声、连续相频率开关等等。 DDS的原理是很容易理解的。首先,一个正弦信号进行抽样一个周期期结果的应满足香农采样定理。假设我们把一个周期的正弦信号进行抽样成2n个点，然后把每个点放到一个相应大小的一个存储地址中。我们确定上述问题的顺序。这个在ROM中数据存储在是最先的。换向思考, 将采样频率看作波形数据的输出频率, 则被恢复波形的频率: 从而改变步进量M可以改变输出信号的频率,改变起始位置可以改变输出波形的初相位。这样ROM的地址不断累加, 便可以输出周期性的波形幅度数据, 再经过数模转换器和低通滤波器, 从而产生周期性的连续谐波信号。将单频连续信号进行一个周期采样, 采样频率要满足采样定理( 即至少是单频连续信号频率的2倍) 。假设采样点为2N 个, 这样可以将波形数据存储在地址线位数为N 的ROM中, 如图1 所示。 DDS 技术的实质是以基准频率源( 系统时钟)对相位进行等间隔的采样。由图2 可见, DDS 由相位累加器和波形存储器(ROM查询表) 构成的数控振荡器NCO ( numerically controlled oscillators) 、数模转换器DAC 以及低通滤波器LPF 几部分组成。在每一个时钟周期, N 位相位累加器与其反馈值进行累加, 其结果的高L 位作为ROM查询表的地址,然后从ROM 查询表中读出相应的幅度值M 送到DAC。再由DAC 将其转换成为阶梯模拟波形, 最后由具有内插作用的LPF 将其平滑为连续的正弦波形作为输出。因此通过改变频率控制字N 可以改变输出频率[1]。 本系统的总体设