基于FPGACPLD通用异步通信接口UART建模与设计.docVIP

目录 【内容摘要】 2 【关键词】 2 一、FPGA 3 （一）FPGA设计流程及概述 3 （二）自顶向下原理 4 二、UART 4 （一）UART简述 4 （二）RS-232串口通信 4 １．简介 4 ２．实现方案 5 三、设计软件 5 （一）Synplify的性能特点 5 （二）ModelSim的性能特点 5 四、UART实现原理 6 （一）UART各个小模块的功能和实现程序 6 １．信号监测器 6 ２．移位寄存器 7 ３．波特率发生器 8 ４．奇偶校验器 9 ５．总线选择器 10 ６．计数器 11 （二）UART内核模块状态机的实现 11 １．有限状态机(FSM)简介 11 2．数据接收过程 12 3．数据加载和发送过程 12 4．UART内核、电路图及仿真图 13 （三） UART工作流程 15 １．接收过程 15 ２．发送过程 16 五、设计小结 17 [参考文献及相关资料] 17 【Abstract 】 18 【Key words】 19 基于FPGA/CPLD的通用异步通信接口UART建模与设计 电子信息工程 2003080264 廖泽雷 指导教师 冯昌昆 【内容摘要】FPGA在复杂逻辑电路以及数字信号处理领域中扮演者越来越重要的角色Synplify8.1和ModelSim_SE_6.1b软件开发环境下实现。 【关键词】 随着EDA技术的发展，FPGA/CPLD已经在许多方面得到了广泛的应用，而UART(Universal Asynchronous Receiver/ Transmitter,通用异步接受/发送器)，是一种广泛使用的串行数据传输协议，它允许在串行链路上进行全双工通信。串行外设中用到的如RS232异步串行接口等,一般可以采用专用的集成电路即UART来实现,比如8250、8251等芯片都是常见的UART器件，但这些芯片速度较慢，难以满足一些高速应用的场合，虽然也有新型的UART可以满足高速的要求，但所有的UART芯片都存在引脚较多、体积较大的缺点、与其他器件的接口较为复杂等缺点，从而会使设计的成本和难度加大。因此可以将需要的UART功能集成到FPGA/CPLD内部。利用Verilog DHL语言将UART核心功能集成，不仅可以解决传统芯片的缺点，也使整个设计更加紧凑、稳定且可靠。 FPGA (一) FPGA设计流程及概述 总的来说，要实现一个数字系统，有两种常用的方式，一种基于PLD器件，另一种则采用ASIC来实现。基于FPGA/CPLD器件的EDA设计流程，主要包括设计输入、综合、FPGA/COLD适配、仿真等步骤。其中设计输入是设计将所要设计的电路以开发软件要求的某种形式表达出来，并输入到相应软件中的过程，最常用的是原理图方式和HDL文本方式两种。综合是一个很重要的步骤，指的是将较高层次的设计描述自动转化为较低层次描述的过程。仿真是对设计电路的功能验证，可以在设计的过程中对整个系统和各个模块进行仿真，若有问题可以随时进行修改。仿真包括功能仿真(又称前仿真)和时序仿真(又称后仿真)。经过设计输入、综合、仿真、布局布线后，再利用FPGA来具体实现。具体的流程图如下： 说明： (1) 逻辑仿真器主要指 modelsim，Verilog-XL等。 (2) 逻辑综合器主要指 Snyplify、FPGA Express/FPGA Compiler等。 (3) FPGA厂家工具指的是如Altera 的Max+Pluss Ⅱ、Xilinx 的Foundation等。 (二) 自顶向下原理 Top-down设计，即自顶向下的设计。这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在功能级进行仿真、纠错，并用硬件语言对高层次的系统行为进行描述，然后用综合工具将设计转化为具体问电路网表，其对应的物理实现可以是PLD器件或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 在Top-down设计中，将设计分成系统级、功能级、门级、开关级等几个不同的层次，按照自上向下的顺序，在不同的层次上，对系统进行设计与仿真。 UART (一) UART简述 UART(通用异步接受/发送器)，是一种短距离串行传输接口，它允许在串行链路上进行全双工通信。广泛应用于数字通信、控制系统、军事工业、医药、通信、自动控制、仪器、话音图像处理等众多领域。串行外设中用到的如RS232异步串行接口等,一般可以采用专用的集成电路即UART来实现,比如8250、8251等芯片都是常见的UART器件，但这些芯片速度较慢，难以满足一些高速应用的场合，虽然也有新型的UART可以满足高速的要求，