- 1、本文档共56页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA串口通信电路设计
本科学生毕业论文
论文题目: 基于FPGA的串口通信电路设计 学 院: 电子工程学院 年 级: 专 业: 集成电路设计与集成系统 姓 名: 学 号: 指导教师:
2011 年 5 月 28 日摘要
串行通信接口是一种应用广泛的通信接口。目前,大部分处理器都集成了支持RS-232接口(又称EIA RS-232-C)的通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART),本文设计了一个串口数据采集和处理程序,详细介绍了用Verilog HDL硬件描述语言来开发波特率发生器、接收模块和发送模块这三个模块,以及系统各个模块的具体设计方法和原理,用Quartus II软件进行仿真并给出结果,分别验证各个模块的正确性。本设计还使用基于ALTERA公司的Cyclone II EP2C5T144芯片的FPGA开发板,在FPGA开发板上实现和PC通过串口调试软件完成双向通信,不仅要求将开发板的数据显示在PC的串口调试助手软件上,还要求用PC发送数据的ASCII码来驱动电路的8个LED灯,验证用FPGA实现串行通信的可行性。
关键词
串行通信;RS-232;UART;Verilog HDL;FPGA
Abstract
Serial communication interface is a widely used communication interface. At present, most of processor integrated RS-232(EIA RS-232-C) interface to support UART (Universal Asynchronous Receiver/Transmitter) communication, This thesis design a data acquisition and treatment program. Besides that, the thesis introduced Baud Rate Generator module、Receiver module、Send module based on language Verilog HDL and give the results by simulate in Quartus II software. This design also uses EP2C5T144 FPGA chip to achieve the two-way communication by simulate with Quartus II and PC through the serial port debugging software. Not only requires the development boards data displayed in the PCs serial port debugging software, also ask ASCII data sent by PC Code to drive eight LED lights, meanwhile verified the serial communication with FPGA.
Key words
Serial communication; RS-232; UART; Verilog HDL; FPGA
目录
摘要 I
Abstract II
第1章 语言和工具 1
1.1 Verilog HDL语言概述 1
1.2 FPGA概述 3
1.3 Quartus II软件介绍 7
1.4 FPGA开发板介绍 8
1.5 本章小结 11
第2章 串口通信协议简介 12
2.1 串口通信接口 12
2.2 RS232通信协议 12
2.3 串口通信时序分析 14
2.4 本章小结 15
第3章 串口通信的Verilog HDL实现 16
3.1 设计功能说明 16
3.2 波特率发生器模块的Verilog HDL实现 16
3.3 发送模块的Verilog HDL实现 18
3.4 接收模块的Verilog HDL实现 24
3.5 本章小结 30
第4章 串口通信的硬件调试 31
4.1 板级调试说明 31
4.2 下载配置FPGA 32
4.3 配置串口调试软件 34
4.4 调试结果 34
4.5 本章小结 37
结论 38
参考文献 39
附录1 波特率发生器Verilog HDL实现 40
附录2 发送模块Verilog HDL实现 41
附录3 接收模块Verilog HDL实现 46
致谢 51
第1章 语言和工具
1.1
您可能关注的文档
最近下载
- 初中数学八年级下册-阅读与思考--海伦—秦九韶公式-公开课比赛一等奖-公开课PPT课件.pptx
- 必威体育精装版部编版语文四年级上册第八单元整体教学设计(表格式教案).docx
- 危大工程辨识清单.docx
- 小榨油厂生产工艺流程图(可修改).pdf
- 地铁施工测量题库2020版.doc
- 2024届安徽省合肥市肥东四中学九级八下英语期末联考试题含答案.doc VIP
- 【期中卷】人教版2021-2022学年九年级英语上学期期中测试卷 (一)含答案与解析.pdf VIP
- 【大单元教学设计】新统编版语文七年级上册第二单元 人间最美是亲情.docx VIP
- 2022-2023学年四川省广元市普通高校对口单招英语自考测试卷(含答案).docx
- 真题2023年9月全国事业单位联考《综合应用能力》试题及答案解析A类.pdf VIP
文档评论(0)