数字电子技术课程设计基于FPGA数字电子时钟设计与实现.docVIP

《数字电子技术》课程设计 基于FPGA的数字电子时钟设计与实现 系 部: 电子与信息工程系 专业班级： 09秋电子（1）班 小组成员： XX XX XX 指导教师： XX XX 完成日期 2011年 1 2月 目录 一．所用设备与器材 1 1.1 仪器设备 1 1.2 器件 1 二．系统方案 1 2.1设计思想 1 2.1.1课题背景综述 1 2.1.2 Quartus II软件介绍以及如何使用 2 2.2工作原理及系统框图 5 三．软件方案 7 3.1程序流程图 7 3.2 程序清单 10 四．调试及结果 14 4.1 模块仿真 14 4.2系统仿真 16 4.3程序下载 16 4.4分析运行结果 18 一．所用设备与器材 1.1 仪器设备 DE2-70、PC机、GWINSTEC SFG_2010 1.2 器件 数码管、LED灯、微动开关、拨动开关、USB-BLEAST模块、电源模块 二．系统方案 2.1设计思想 2.1.1课题背景 数字时钟与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。此外，数字时钟可以扩展一些额外的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动开关路灯、通断动力设备、甚至各种定时电器的自动启用等，但是所有这些，都是以钟表数字化为基础的。因此，研究万年历及扩展其应用，有着非常现实的意义。由于现场可编程门阵列（FPGA）具有门阵列的高逻辑密度和高可靠性以及可编码逻辑器件的用户可编程特性，因此，在FPGA基础上设计万年历可以很大程度的减少系统设计和维护的风险，降低产品成本，缩短设计周期。 2.1.2 Quartus II软件 Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 　　 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添 了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件 。 使用方法： (一）在File(文件)中找到New Project Wizard创建一个新的工程。如图1所示： 图1 打开FILE文件 （二）在第一栏中输入工程存取的路径，第二第三栏输入工程名和实体名，必须一样，如图2所示： 图2 存取路径 （三）将相关的文件加入进来，没有相关的文件可跳过此步。如图3所示： 图.3 添加相关文件 （四）选择相关的Devices的名字，选用的是数字编号为896c6的device。 图4 选