精品电子发烧友课件_9.ppt

7.1 并行输入/输出接口 7.2 串行通信接口 7.3 定时器接口 7.4 模拟通道接口 第7章 微机接口技术 返回主目录 第 7 章 微机接口技术 微机接口技术是微型计算机应用的重要部分。为了实现人机交互和各种形式的输入和输出，在不同的微机系统中，人们使用了多种多样的I/O设备。 这些设备和装置，在工作原理、 驱动方式、信息格式以及工作速度方面彼此差别很大；在处理数据时，其速度也比CPU慢得多，所以它们不可能与CPU直接相连，必须通过作为接口的中间电路再与微机系统相连。因此， 微机接口设计就是根据接口芯片厂家提供的芯片功能、引脚、 时序和使用说明，将接口芯片通过一定的方式与CPU和外部设备连接起来，并进行相关的程序设计。 7.1 并行输入/输出接口 7.1.1并行输入/输出接口概述 并行输入/输出就是把一个字符的几个位同时进行传输。 它具有传输速度快、效率高的优点。并行通讯所用的电缆较多， 不适合长距离传输。所以，并行通讯总是用在数据传输率要求较高，而传输的距离较短的场合。  实现并行输入/输出的接口就是并行接口。通常， 一个并行接口可设计为输出接口，如连接一台打印机。也可设计为输入接口，如连接键盘。还可设计成双向通讯接口，既作为输入接口又作为输出接口，如连接像磁盘驱动器这样的需双向通路的设备。 图 7 - 1 是典型的并行接口和外设连接的示意图。 从图中可以看到，并行接口左边是与CPU连接的总线，右边用一个通道和输入设备相连，另一个通道和输出设备相连，输入和输出都有独立的信号交换联络控制线。在并行接口内部用控制寄存器来寄存CPU对它的控制命令，用状态寄存器来提供各种工作状态供CPU查询，此外，还有供输出和输入数据用的输出数据锁存器和输入数据缓冲器。 并行接口的工作原理如下：  在输入过程中，当外设把数据送到数据输入线上时，通过“数据输入准备好”状态线通知接口取数。接口在把数据锁存到输入缓冲器的同时，把数据输入回答线置“1”，用来通知外设，接口的数据输入缓冲器“满”，禁止外设再送数据。 图 7 – 1 并行接口与外设连接示意 并且把内部状态寄存器中“输入准备好”状态位置“1”，以便CPU对其进行查询或向CPU申请中断。在CPU读取接口中的数据后，接口将自动清除“输入准备好”状态位和“数据输入回答”信号，以便外设输入下一个数据。  在输出过程中，当数据输出缓冲器“空闲”时，接口中“输出准备好”状态位置“1”。在接收到CPU的数据后，“输出准备好”状态位复位。数据通过输出线送到外设，同时，由“数据输出准备好”信号线通知外设取数据。当外设接收一个数据时， 回送一个“数据输出回答”信号，通知接口准备下一次输出数据。 接口将撤消“数据输出准备好”信号并再一次置“输出准备好”状态位为“1”，以便CPU输出下一个数据。  7.1.2 可编程并行输入/输出接口8255A 8255A是Intel公司生产的一种可编程并行输入/输出接口芯片。它的通用性强，可以方便地和微机连接，用来扩展输入/输出口。8255A有3个8位并行端口，根据不同的初始化编程， 可以分别定义为输入或输出方式，以完成CPU与外设的数据传送。  1. 8255A的结构 8255A的内部结构如图 7 - 2 所示。它由并行I/O端口、 控制电路、数据总线缓冲器和读/写控制逻辑等几个部分组成。  (1) 并行I/O端口A、B、C。 A、B、C口都是8位的，可以选择作为输入或输出， 但在结构和功能上有所不同。A口含有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。B口含有一个8位数据输入/输出锁存/缓冲器和一个8位的数据输入缓冲器（不锁存）。C口含有一个8位数据输出缓冲器和一个8位数据输入缓冲器（不锁存）。  当数据传送不需要联络信号时，这三个端口都可以用作输入或输出口。当A口、B口工作在需要联络信号输入、输出方式时，C口可以分别为A口和B口提供状态和控制信息。  (2) A组和B组控制电路。 8255A的三个端口在使用时分为A、B组。A组包括A口8位和C口的高4位，B组包括B口8位和C口的低4位。两组的控制电路中有控制寄存器，根据写入的控制字决定两组的工作方式， 也可以对C口的每一位置“1”或清“0”。 (3) 数据总线缓冲器。 数据总线缓冲器是三态双向8位缓冲器，是