数字电子技术第四章组合逻辑电路的组成及其分析.pptVIP

4.1　组合逻辑电路的组成 　　按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。　　组合逻辑电路可用图4－1的框图表示。输入信号(变量)为X1,X2,…,Xn，输出信号（变量)为Z1,Z2,…,Zm。每一个输出变量都是输入变量X1,X2,…,Xn的函数，其逻辑表达式可表示为 图4－1　组合逻辑电路的框图 　　从以上概念可以知道组合逻辑电路的特点就是：即刻输入，即刻输出。　　任何组合逻辑电路的逻辑功能可由表达式、真值表、逻辑图和卡诺图四种方法中的任意一种来表示。 4.2　组合逻辑电路的分析方法 　　分析组合逻辑电路的目的就是要找出电路输入和输出之间的逻辑关系，其分析步骤如下：　　（1）根据已知的逻辑电路写出逻辑函数表达式（逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑函数表达式。　　（2）对写出的逻辑函数表达式进行化简，一般采用公式法或卡诺图法。　　（3）列出真值表，进行逻辑功能说明。　　以上步骤可用框图表示，如图4－2所示。 图4－2　组合逻辑电路分析框图 　　【例4－1】分析图4－3所示电路的逻辑功能。　　解　（1）写出输出Z的逻辑函数表达式，即 　　（3）列出真值表，进行逻辑功能说明。列出该函数真值表，如表4－1所示。从表4－1中可以看出：当A=B时，Z=0；当A≠B时，Z=1。 图4－3　例4－1的逻辑电路 表4－1　例4－1的真值表 　　【例4－2】　试分析图4－4所示电路的逻辑功能。　　解（1）写出逻辑函数表达式，即 图4－4　例4－2的逻辑电路 表4－2　例4－2的真值表 4.3　组合逻辑电路的设计方法　　工程上的最佳设计通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：　　(1)所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。这样的电路称为“最小化”电路。　　(2)满足速度要求，应使级数尽量少，以减少门电路的延迟。　　(3)功耗小，工作稳定可靠。 　　上述“最佳化”是从满足工程实际需要提出的。显然，“最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最佳电路。　　组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实现。虽然采用中、大规模集成电路设计时，其最佳含义及设计方法都有所不同，但采用传统的设计方法仍是数字电路设计的基础。因此下面先介绍采用设计的实例。 　　组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：　　（1）对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些是输出变量，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。即确定在什么情况下为逻辑1，什么情况下为逻辑0。　　（2）根据逻辑功能列出真值表。　　（3）根据真值表写出相应的逻辑函数表达式。 　　（4）对逻辑函数表达式进行化简，如命题对门的种类有特殊要求，还要对化简后的表达式进行变换。　　（5）由最简逻辑函数表达式画出相应的逻辑电路图。 图4－5　组合逻辑电路设计步骤框图 　　【例4－3】设计一个三变量多数表决电路，用与非门实现。　　解　（1）分析命题，设三变量为A、B、C，将其作为输入端，输出变量为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出变量Y=1表示表决通过，Y=0表示表决未通过。　　（2）根据题意列出真值表,如表4－3所示。　 　(3) 写出逻辑函数表达式，即 　　　(4)化简Y。利用卡诺图化简Y为 　　（5）画出逻辑电路，如图4－6所示。 图4－6　用与非门实现的表决电路 表4－4　全减器真值表 　　【例4－4】设计一个一位全减器。　　解　(1)列真值表。全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位Cn+1。其框图如图4－7(a)所示，真值表如表4－4所示。　（2)选器件。选用非门、异或门、与或非门三种器件。　　(3)写逻辑函数表达式。首先画出Cn+1和Dn的卡诺图，如图4－7(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出变量，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出变量化为最简。当用与或非门实现电路时，利用圈0方法求出相应的与或非式为  图4－7　全减器框图及卡诺图(a)框图；(b)Cn+1;(c)Dn 　　(4)画出逻辑电路，如图4－8所示。 图4－8　全减器逻辑图 　　【例